华南理工大学学报（自然科学版）
華南理工大學學報（自然科學版）
화남리공대학학보（자연과학판）
JOURNAL OF SOUTH CHINA UNIVERSITY OF TECHNOLOGY(NATURAL SCIENCE EDITION)
2013年
5期
34-42
,共9页
张峰%王作建%吴洋%于芳%刘忠立
張峰%王作建%吳洋%于芳%劉忠立
장봉%왕작건%오양%우방%류충립
电子设计自动化%现场可编程门阵列%布尔匹配%宽函数%重综合%可配置逻辑块%查找表
電子設計自動化%現場可編程門陣列%佈爾匹配%寬函數%重綜閤%可配置邏輯塊%查找錶
전자설계자동화%현장가편정문진렬%포이필배%관함수%중종합%가배치라집괴%사조표
electronic design automation%field programmable gate array%Boolean matching%wide function%resynthesis%configurable logic block%lookup table
当前大多数商用现场可编程门阵列(FPGA)可配置逻辑块结构在查找表(LUT)的基础上增加了很多辅助逻辑资源,而传统的LUT基工艺映射算法无法充分利用这些资源.为此,文中提出一种基于香农展开式和不相交支持集分解算法的布尔匹配方法,并将其应用于工艺映射后的重综合.使用该方法对工艺映射后网表中的宽函数进行布尔匹配,使其在目标FPGA结构上重新实现,从而达到充分利用所有逻辑资源和减少LUT数的目的.实验结果表明,该方法能在不增加电路关键路径延时的基础上,对学术界综合工具ABC工艺映射之后的4-LUT和6-LUT网表分别节省7.9％和7.8％的面积开销.
噹前大多數商用現場可編程門陣列(FPGA)可配置邏輯塊結構在查找錶(LUT)的基礎上增加瞭很多輔助邏輯資源,而傳統的LUT基工藝映射算法無法充分利用這些資源.為此,文中提齣一種基于香農展開式和不相交支持集分解算法的佈爾匹配方法,併將其應用于工藝映射後的重綜閤.使用該方法對工藝映射後網錶中的寬函數進行佈爾匹配,使其在目標FPGA結構上重新實現,從而達到充分利用所有邏輯資源和減少LUT數的目的.實驗結果錶明,該方法能在不增加電路關鍵路徑延時的基礎上,對學術界綜閤工具ABC工藝映射之後的4-LUT和6-LUT網錶分彆節省7.9％和7.8％的麵積開銷.
당전대다수상용현장가편정문진렬(FPGA)가배치라집괴결구재사조표(LUT)적기출상증가료흔다보조라집자원,이전통적LUT기공예영사산법무법충분이용저사자원.위차,문중제출일충기우향농전개식화불상교지지집분해산법적포이필배방법,병장기응용우공예영사후적중종합.사용해방법대공예영사후망표중적관함수진행포이필배,사기재목표FPGA결구상중신실현,종이체도충분이용소유라집자원화감소LUT수적목적.실험결과표명,해방법능재불증가전로관건로경연시적기출상,대학술계종합공구ABC공예영사지후적4-LUT화6-LUT망표분별절성7.9％화7.8％적면적개소.
