固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2013年
3期
266-270,293
,共6页
刘隽人%江晨%黄煜梅%洪志良
劉雋人%江晨%黃煜梅%洪誌良
류준인%강신%황욱매%홍지량
全数字频率综合器%互补结构振荡器%相位噪声%频率精度
全數字頻率綜閤器%互補結構振盪器%相位譟聲%頻率精度
전수자빈솔종합기%호보결구진탕기%상위조성%빈솔정도
all digital synthesizer%oscillator with complementary structure%phase noise%frequency resolution
采用TSMC 65 nm CMOS工艺设计了用于全数字频率综合器、频率覆盖范围8.95～11.02 GHz的数字控制LC振荡器.为了减小相位噪声,本设计采用了带有尾电感的互补型LC振荡器结构;振荡器的可编程电容阵列被分成3组,以此来配合数字频率综合器的3个频率锁定过程.在电源电压为1V的情况下,振荡器的功耗为3.53mw.测试结果显示,该数字控制LC振荡器实现了40 kHz的频率精度,当输出频率为9.38 GHz时,在1 MHz频偏处,相位噪声为-111.02 dBc/Hz.
採用TSMC 65 nm CMOS工藝設計瞭用于全數字頻率綜閤器、頻率覆蓋範圍8.95～11.02 GHz的數字控製LC振盪器.為瞭減小相位譟聲,本設計採用瞭帶有尾電感的互補型LC振盪器結構;振盪器的可編程電容陣列被分成3組,以此來配閤數字頻率綜閤器的3箇頻率鎖定過程.在電源電壓為1V的情況下,振盪器的功耗為3.53mw.測試結果顯示,該數字控製LC振盪器實現瞭40 kHz的頻率精度,噹輸齣頻率為9.38 GHz時,在1 MHz頻偏處,相位譟聲為-111.02 dBc/Hz.
채용TSMC 65 nm CMOS공예설계료용우전수자빈솔종합기、빈솔복개범위8.95～11.02 GHz적수자공제LC진탕기.위료감소상위조성,본설계채용료대유미전감적호보형LC진탕기결구;진탕기적가편정전용진렬피분성3조,이차래배합수자빈솔종합기적3개빈솔쇄정과정.재전원전압위1V적정황하,진탕기적공모위3.53mw.측시결과현시,해수자공제LC진탕기실현료40 kHz적빈솔정도,당수출빈솔위9.38 GHz시,재1 MHz빈편처,상위조성위-111.02 dBc/Hz.
