电子世界
電子世界
전자세계
ELECTRONICS WORLD
2013年
12期
130-130,131
,共2页
FPGA%VHDL%QuartusⅡ%数据采集
FPGA%VHDL%QuartusⅡ%數據採集
FPGA%VHDL%QuartusⅡ%수거채집
本设计采用了以FPGA作为主控逻辑模块，从而实现了数据的硬件采集。设计中采用了自顶向下的方法，并将FPGA依据功能划分为几个模块，详细介绍了各个模块的设计方法和功能。FPGA模块设计采用VHDL语言，在QuartusⅡ中实现了软件的设计和仿真。整个系统可以实现6路最大工作频率是40kHz的模拟信号的采集和6路内部通信信号以实现自检的功能。
本設計採用瞭以FPGA作為主控邏輯模塊，從而實現瞭數據的硬件採集。設計中採用瞭自頂嚮下的方法，併將FPGA依據功能劃分為幾箇模塊，詳細介紹瞭各箇模塊的設計方法和功能。FPGA模塊設計採用VHDL語言，在QuartusⅡ中實現瞭軟件的設計和倣真。整箇繫統可以實現6路最大工作頻率是40kHz的模擬信號的採集和6路內部通信信號以實現自檢的功能。
본설계채용료이FPGA작위주공라집모괴，종이실현료수거적경건채집。설계중채용료자정향하적방법，병장FPGA의거공능화분위궤개모괴，상세개소료각개모괴적설계방법화공능。FPGA모괴설계채용VHDL어언，재QuartusⅡ중실현료연건적설계화방진。정개계통가이실현6로최대공작빈솔시40kHz적모의신호적채집화6로내부통신신호이실현자검적공능。
