微处理机
微處理機
미처리궤
MICROPROCESSORS
2014年
2期
11-12
,共2页
延迟锁相环%混合结构%集成电路模块
延遲鎖相環%混閤結構%集成電路模塊
연지쇄상배%혼합결구%집성전로모괴
Delay locked loop(DLL)%Hybrid-structure%IC-modular
数字系统通信的不断发展，多种延迟锁相环结构的出现满足了不同应用要求。提出了一种模/数混合结构的延迟锁相环，改善了传统模拟锁相环和传统数字锁相环各自的缺点，在数字系统中作为集成电路模块单元使用。采用TSMC的0．25μm，1P5M，CMOS混合信号工艺进行加工制备，模块单元面积140×190μm2。
數字繫統通信的不斷髮展，多種延遲鎖相環結構的齣現滿足瞭不同應用要求。提齣瞭一種模/數混閤結構的延遲鎖相環，改善瞭傳統模擬鎖相環和傳統數字鎖相環各自的缺點，在數字繫統中作為集成電路模塊單元使用。採用TSMC的0．25μm，1P5M，CMOS混閤信號工藝進行加工製備，模塊單元麵積140×190μm2。
수자계통통신적불단발전，다충연지쇄상배결구적출현만족료불동응용요구。제출료일충모/수혼합결구적연지쇄상배，개선료전통모의쇄상배화전통수자쇄상배각자적결점，재수자계통중작위집성전로모괴단원사용。채용TSMC적0．25μm，1P5M，CMOS혼합신호공예진행가공제비，모괴단원면적140×190μm2。
With the development of digital communication system,the advent of several structures of delay locked loop can satisfy the demand of specs in different applications.An analog-digital hybrid-structural delay locked loop,as an IC-modular utilized in a large scale digital system,which improved the drawbacks of traditional analog DLL and digital DLL,is described in this paper.TSMC 0.25μm, 1P5M,CMOS mixed-signal process are used in the circuit with the modular area of 140 ×190μm2.
