CAJ | 학술논문

　　本文设计了一种符合手机电视T-MMB标准的信道译码解决方案，并进行了MATLAB仿真和FPGA的实现。同时针对部分并行结构的准循环低密度校验（QC-LDPC）码译码器，提出了基于块RAM的高效存储方法。该方法既可以同时读取用于运算的校验节点信息或变量节点信息，又可以实现在同一块RAM中存储不同子矩阵对应的校验节点信息或变量节点信息，不仅避免了块RAM资源的浪费，而且减少了译码器实现所需的存储资源数量。在Xilinx公司Virtex-4系列的FPGA上的实现结果表明，与传统的子矩阵与块RAM一对一存储的译码结构相比，本文提出的QC-LDPC码译码器设计方法能够在减少块RAM数量的同时有效地提高系统的时钟频率和译码吞吐量。本文网络版地址：http：//www.eepw.com.cn/article/146837. htm
　　본문설계료일충부합수궤전시T-MMB표준적신도역마해결방안，병진행료MATLAB방진화FPGA적실현。동시침대부분병행결구적준순배저밀도교험（QC-LDPC）마역마기，제출료기우괴RAM적고효존저방법。해방법기가이동시독취용우운산적교험절점신식혹변량절점신식，우가이실현재동일괴RAM중존저불동자구진대응적교험절점신식혹변량절점신식，불부피면료괴RAM자원적낭비，이차감소료역마기실현소수적존저자원수량。재Xilinx공사Virtex-4계렬적FPGA상적실현결과표명，여전통적자구진여괴RAM일대일존저적역마결구상비，본문제출적QC-LDPC마역마기설계방법능구재감소괴RAM수량적동시유효지제고계통적시종빈솔화역마탄토량。본문망락판지지：http：//www.eepw.com.cn/article/146837. htm