上海师范大学学报（自然科学版）
上海師範大學學報（自然科學版）
상해사범대학학보（자연과학판）
JOURNAL OF SHANGHAI TEACHERS UNIVERSITY(NATURAL SCIENCES)
2013年
3期
271-276
,共6页
中值滤波器%FPGA%数字图像处理%奇偶排序网络
中值濾波器%FPGA%數字圖像處理%奇偶排序網絡
중치려파기%FPGA%수자도상처리%기우배서망락
median filter%FPGA%digital image process%batcher's odd-even sort network
数字电路设计中值滤波器时,面积和速度上的考虑非常重要.面积上要求使用的逻辑资源尽可能少；速度上则要求系统能在较高时钟频率上工作,并用尽可能少的时钟周期完成1帧滤波或进行实时滤波.设计的新型中值滤波器的硬件结构为带2个Buffer的3窗结构,并用奇偶排序网络作为滤波器功能逻辑模块的理论依据,在FPGA平台上进行结构设计,使用ModelSim仿真验证了结果,最后实现了视频图像滤波.实验分析表明,设计的新型结构滤波器不但使用的逻辑资源较少,仅用了741个逻辑单元(LE),而且处理速度达到27 MHz/像素,实现了对视频图像的30帧/s实时处理.设计不仅具有一定的实用性,也为数字图像处理的硬件结构设计思路提供了参考.
數字電路設計中值濾波器時,麵積和速度上的攷慮非常重要.麵積上要求使用的邏輯資源儘可能少；速度上則要求繫統能在較高時鐘頻率上工作,併用儘可能少的時鐘週期完成1幀濾波或進行實時濾波.設計的新型中值濾波器的硬件結構為帶2箇Buffer的3窗結構,併用奇偶排序網絡作為濾波器功能邏輯模塊的理論依據,在FPGA平檯上進行結構設計,使用ModelSim倣真驗證瞭結果,最後實現瞭視頻圖像濾波.實驗分析錶明,設計的新型結構濾波器不但使用的邏輯資源較少,僅用瞭741箇邏輯單元(LE),而且處理速度達到27 MHz/像素,實現瞭對視頻圖像的30幀/s實時處理.設計不僅具有一定的實用性,也為數字圖像處理的硬件結構設計思路提供瞭參攷.
수자전로설계중치려파기시,면적화속도상적고필비상중요.면적상요구사용적라집자원진가능소；속도상칙요구계통능재교고시종빈솔상공작,병용진가능소적시종주기완성1정려파혹진행실시려파.설계적신형중치려파기적경건결구위대2개Buffer적3창결구,병용기우배서망락작위려파기공능라집모괴적이론의거,재FPGA평태상진행결구설계,사용ModelSim방진험증료결과,최후실현료시빈도상려파.실험분석표명,설계적신형결구려파기불단사용적라집자원교소,부용료741개라집단원(LE),이차처리속도체도27 MHz/상소,실현료대시빈도상적30정/s실시처리.설계불부구유일정적실용성,야위수자도상처리적경건결구설계사로제공료삼고.
