固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2013年
5期
472-478
,共7页
程龙%林宇婧%叶凡%李宁%任俊彦
程龍%林宇婧%葉凡%李寧%任俊彥
정룡%림우청%협범%리저%임준언
电流舵型%数模转换器%校准
電流舵型%數模轉換器%校準
전류타형%수모전환기%교준
current-steering%digital to analog converter (DAC)%calibration
电流舵型数模转换器(DAC)广泛应用于通信系统.采用电流分叉结构的电流舵型DAC可以极大地减小电流源阵列的面积.提出一种可以应用于采用电流分叉结构的电流舵型DAC的数字校准技术.提出的后台校准技术可以同时消除高位电流源阵列和低位电流源阵列的失配误差.基于0.18 μm CMOS工艺,设计并流片了一款14 bit 200 MS/s电流舵型DAC,经过数字校准后,无杂散动态范围(SFDR)能够提高至少24 dB.在时钟频率为200 MS/s,输出信号为2 MHz时,SFDR能够达到80 dB以上.芯片面积为1.26 mm2,功耗为125 mW.
電流舵型數模轉換器(DAC)廣汎應用于通信繫統.採用電流分扠結構的電流舵型DAC可以極大地減小電流源陣列的麵積.提齣一種可以應用于採用電流分扠結構的電流舵型DAC的數字校準技術.提齣的後檯校準技術可以同時消除高位電流源陣列和低位電流源陣列的失配誤差.基于0.18 μm CMOS工藝,設計併流片瞭一款14 bit 200 MS/s電流舵型DAC,經過數字校準後,無雜散動態範圍(SFDR)能夠提高至少24 dB.在時鐘頻率為200 MS/s,輸齣信號為2 MHz時,SFDR能夠達到80 dB以上.芯片麵積為1.26 mm2,功耗為125 mW.
전류타형수모전환기(DAC)엄범응용우통신계통.채용전류분차결구적전류타형DAC가이겁대지감소전류원진렬적면적.제출일충가이응용우채용전류분차결구적전류타형DAC적수자교준기술.제출적후태교준기술가이동시소제고위전류원진렬화저위전류원진렬적실배오차.기우0.18 μm CMOS공예,설계병류편료일관14 bit 200 MS/s전류타형DAC,경과수자교준후,무잡산동태범위(SFDR)능구제고지소24 dB.재시종빈솔위200 MS/s,수출신호위2 MHz시,SFDR능구체도80 dB이상.심편면적위1.26 mm2,공모위125 mW.
