核电子学与探测技术
覈電子學與探測技術
핵전자학여탐측기술
NUCLEAR ELECTRONICS & DETECTION TECHNOLOGY
2013年
6期
679-683
,共5页
粒子探测器%读出电路%半峰高宽%等效噪声电荷
粒子探測器%讀齣電路%半峰高寬%等效譟聲電荷
입자탐측기%독출전로%반봉고관%등효조성전하
particle detector%readout circuit%full width at half maximum%equivalent noise charge
基于数字信号处理方法在粒子探测器信号处理中应用越来越广泛.论文基于“快通道+慢通道”结合的方式设计了一个适于SOC设计的粒子探测器读出电路,并采用FPGA仿真平台对所设计的电路系统进行验证和初步测试.测试结果表明,数字处理器的快速通道和慢速通道能输出正确地梯形脉冲,峰值检测模块能正确地检测出脉冲的到达时间,堆积判弃,脉冲幅度提取电路正常;最终得到的等效噪声电荷为188 e,总功耗为26 mW,满足高精度低功耗粒子探测器读出电路设计要求.
基于數字信號處理方法在粒子探測器信號處理中應用越來越廣汎.論文基于“快通道+慢通道”結閤的方式設計瞭一箇適于SOC設計的粒子探測器讀齣電路,併採用FPGA倣真平檯對所設計的電路繫統進行驗證和初步測試.測試結果錶明,數字處理器的快速通道和慢速通道能輸齣正確地梯形脈遲,峰值檢測模塊能正確地檢測齣脈遲的到達時間,堆積判棄,脈遲幅度提取電路正常;最終得到的等效譟聲電荷為188 e,總功耗為26 mW,滿足高精度低功耗粒子探測器讀齣電路設計要求.
기우수자신호처리방법재입자탐측기신호처리중응용월래월엄범.논문기우“쾌통도+만통도”결합적방식설계료일개괄우SOC설계적입자탐측기독출전로,병채용FPGA방진평태대소설계적전로계통진행험증화초보측시.측시결과표명,수자처리기적쾌속통도화만속통도능수출정학지제형맥충,봉치검측모괴능정학지검측출맥충적도체시간,퇴적판기,맥충폭도제취전로정상;최종득도적등효조성전하위188 e,총공모위26 mW,만족고정도저공모입자탐측기독출전로설계요구.
