电测与仪表
電測與儀錶
전측여의표
ELECTRICAL MEASUREMENT & INSTRUMENTATION
2013年
1期
121-124
,共4页
徐军%吕琨璐%苏全志%尹佳%陈世举
徐軍%呂琨璐%囌全誌%尹佳%陳世舉
서군%려곤로%소전지%윤가%진세거
DSP%DDS%乘法器矢量测量
DSP%DDS%乘法器矢量測量
DSP%DDS%승법기시량측량
DSP%DDS%vector measuring of multiplier
采用分立元件或CPLD、FPGA进行电源的信号发生和测量的设计,会增加硬件设计复杂程度,延长开发周期.为了简化电源信号发生及测量的硬件设计,缩短开发周期,本文提出一种基于DSP的嵌入式操作平台,采用DDS(直接数字式频率合成器)及乘法器矢量测量技术的设计方案.该方案利用DSP的高速运算能力,通过实时计算来实现分立元件或CPLD、FPGA的硬件逻辑功能.实验结果表明该方案切实可行.
採用分立元件或CPLD、FPGA進行電源的信號髮生和測量的設計,會增加硬件設計複雜程度,延長開髮週期.為瞭簡化電源信號髮生及測量的硬件設計,縮短開髮週期,本文提齣一種基于DSP的嵌入式操作平檯,採用DDS(直接數字式頻率閤成器)及乘法器矢量測量技術的設計方案.該方案利用DSP的高速運算能力,通過實時計算來實現分立元件或CPLD、FPGA的硬件邏輯功能.實驗結果錶明該方案切實可行.
채용분립원건혹CPLD、FPGA진행전원적신호발생화측량적설계,회증가경건설계복잡정도,연장개발주기.위료간화전원신호발생급측량적경건설계,축단개발주기,본문제출일충기우DSP적감입식조작평태,채용DDS(직접수자식빈솔합성기)급승법기시량측량기술적설계방안.해방안이용DSP적고속운산능력,통과실시계산래실현분립원건혹CPLD、FPGA적경건라집공능.실험결과표명해방안절실가행.
