电子科技
電子科技
전자과기
IT AGE
2013年
4期
169-170,172
,共3页
时序逻辑电路%原始状态%电路设计
時序邏輯電路%原始狀態%電路設計
시서라집전로%원시상태%전로설계
通过对时序逻辑电路设计部分教学过程的设计步骤分析研究,强化了原始状态的确定在设计过程中的重要性,在清晰设计思路,强化时序逻辑电路经典的设计方法的同时,补充了与实践应用相关的设计实例,完善了时序逻辑电路的设计步骤.
通過對時序邏輯電路設計部分教學過程的設計步驟分析研究,彊化瞭原始狀態的確定在設計過程中的重要性,在清晰設計思路,彊化時序邏輯電路經典的設計方法的同時,補充瞭與實踐應用相關的設計實例,完善瞭時序邏輯電路的設計步驟.
통과대시서라집전로설계부분교학과정적설계보취분석연구,강화료원시상태적학정재설계과정중적중요성,재청석설계사로,강화시서라집전로경전적설계방법적동시,보충료여실천응용상관적설계실례,완선료시서라집전로적설계보취.
