计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2014年
6期
1-4
,共4页
晏敏%戴荣新%蔡益军%徐欢%郑乾%程呈
晏敏%戴榮新%蔡益軍%徐歡%鄭乾%程呈
안민%대영신%채익군%서환%정건%정정
嵌入式系统%AHB总线%中断控制器%优先级%实时性%低功耗
嵌入式繫統%AHB總線%中斷控製器%優先級%實時性%低功耗
감입식계통%AHB총선%중단공제기%우선급%실시성%저공모
embedded system%Advanced High-performance Bus(AHB)%interrupt controller%priority%real-time%low power consumption
针对嵌入式系统集成度高、专用性强的特点,设计一种基于AHB总线的嵌入式中断控制器.采用AHB总线接口,增强中断控制器的通用性和可移植性,ARM处理器通过AHB总线访问中断寄存器,实现中断检测、响应、处理以及优先级的配置.该设计采用verilog-HDL语言编写,利用SMIC的0.18 μm CMOS工艺进行逻辑电路综合和布局布线.测试结果表明,在正常工作条件下,该中断控制器的功耗为5.36 mW,在50 MHz时钟下完成一次中断操作最多需要0.7μs,可满足实时性和低功耗的要求.
針對嵌入式繫統集成度高、專用性彊的特點,設計一種基于AHB總線的嵌入式中斷控製器.採用AHB總線接口,增彊中斷控製器的通用性和可移植性,ARM處理器通過AHB總線訪問中斷寄存器,實現中斷檢測、響應、處理以及優先級的配置.該設計採用verilog-HDL語言編寫,利用SMIC的0.18 μm CMOS工藝進行邏輯電路綜閤和佈跼佈線.測試結果錶明,在正常工作條件下,該中斷控製器的功耗為5.36 mW,在50 MHz時鐘下完成一次中斷操作最多需要0.7μs,可滿足實時性和低功耗的要求.
침대감입식계통집성도고、전용성강적특점,설계일충기우AHB총선적감입식중단공제기.채용AHB총선접구,증강중단공제기적통용성화가이식성,ARM처리기통과AHB총선방문중단기존기,실현중단검측、향응、처리이급우선급적배치.해설계채용verilog-HDL어언편사,이용SMIC적0.18 μm CMOS공예진행라집전로종합화포국포선.측시결과표명,재정상공작조건하,해중단공제기적공모위5.36 mW,재50 MHz시종하완성일차중단조작최다수요0.7μs,가만족실시성화저공모적요구.
