CAJ | 학술논문

本文提出了一种应用于数字高速接口电路且采用工作在亚阈值区的pMOS晶体管和两级运放构成的参考基准源。该电路采用0.18um标准CMOS工艺,Synopsys Hspice仿真结果表明：该电路输出参考基准电压为1.25V,在-55益~125益范围内温度系数小于10ppm/益；该电路在3.3V电源电压下可以稳定工作,并且在宽泛的频率范围内,具有很好的电源噪声抑制能力。电源电压从3.0V变化到3.6V ,输出参考基准电压变化0.016%；该参考基准源具有很好的CMOS工艺兼容性和可移植性并可望应用于高精度、低功耗IC系统的设计研发。整个参考基准面积为0.024mm2,满足了数字高速接口的应用要求。
본문제출료일충응용우수자고속접구전로차채용공작재아역치구적pMOS정체관화량급운방구성적삼고기준원。해전로채용0.18um표준CMOS공예,Synopsys Hspice방진결과표명：해전로수출삼고기준전압위1.25V,재-55익~125익범위내온도계수소우10ppm/익；해전로재3.3V전원전압하가이은정공작,병차재관범적빈솔범위내,구유흔호적전원조성억제능력。전원전압종3.0V변화도3.6V ,수출삼고기준전압변화0.016%；해삼고기준원구유흔호적CMOS공예겸용성화가이식성병가망응용우고정도、저공모IC계통적설계연발。정개삼고기준면적위0.024mm2,만족료수자고속접구적응용요구。