中国集成电路
中國集成電路
중국집성전로
CHINA INTEGRATED CIRCUIT
2014年
8期
12-15
,共4页
集成电路%异或门自选通%时钟树综合%低功耗
集成電路%異或門自選通%時鐘樹綜閤%低功耗
집성전로%이혹문자선통%시종수종합%저공모
本文介绍一种降低时钟网络功耗的方法.该方法基于电路中寄存器本身的状态值,在采用异或门进行自选通后构建时钟树结构,从而减少时钟信号额外翻转,降低芯片功耗.将该方法应用于一款基于SMIC0.18 μmEflash 2p4m工艺下的非接触式智能卡芯片的物理设计.仿真结果表明,与传统时钟树综合方法相比,芯片功耗降低了10.7％.
本文介紹一種降低時鐘網絡功耗的方法.該方法基于電路中寄存器本身的狀態值,在採用異或門進行自選通後構建時鐘樹結構,從而減少時鐘信號額外翻轉,降低芯片功耗.將該方法應用于一款基于SMIC0.18 μmEflash 2p4m工藝下的非接觸式智能卡芯片的物理設計.倣真結果錶明,與傳統時鐘樹綜閤方法相比,芯片功耗降低瞭10.7％.
본문개소일충강저시종망락공모적방법.해방법기우전로중기존기본신적상태치,재채용이혹문진행자선통후구건시종수결구,종이감소시종신호액외번전,강저심편공모.장해방법응용우일관기우SMIC0.18 μmEflash 2p4m공예하적비접촉식지능잡심편적물리설계.방진결과표명,여전통시종수종합방법상비,심편공모강저료10.7％.
