电子测试
電子測試
전자측시
ELECTRONIC TEST
2014年
16期
33-34
,共2页
全数字锁相环%FPGA%Verilog
全數字鎖相環%FPGA%Verilog
전수자쇄상배%FPGA%Verilog
All digital phase locked loop%FPGA%Verilog
介绍了全数字锁相环的基本构成，分析了各个模块的工作原理，采用Verilog硬件描述语言进行建模，并运用Xilinx公司的ISE Design Suite 14.3软件进行设计仿真及FPGA的硬件验证。
介紹瞭全數字鎖相環的基本構成，分析瞭各箇模塊的工作原理，採用Verilog硬件描述語言進行建模，併運用Xilinx公司的ISE Design Suite 14.3軟件進行設計倣真及FPGA的硬件驗證。
개소료전수자쇄상배적기본구성，분석료각개모괴적공작원리，채용Verilog경건묘술어언진행건모，병운용Xilinx공사적ISE Design Suite 14.3연건진행설계방진급FPGA적경건험증。
This paper introduces the basic structure of all digital phase locked loop,analyses the working principle of each module,using Verilog hardware description language for modeling,hardware verification and the use of Xilinx's ISE Design Suite 14.3 software was used for simulation and FPGA.
