电子器件
電子器件
전자기건
JOURNAL OF ELECTRON DEVICES
2014年
4期
613-616
,共4页
剩余数系统%符号检测%VLSI%加法器
剩餘數繫統%符號檢測%VLSI%加法器
잉여수계통%부호검측%VLSI%가법기
RNS( residue number system)%sign detection%VLSI%adder
提出一个新的针对剩余数模集合{2n+1,2n+1+1,2n},快速的符号检测算法。该符号检测系统仅由3个单元组成,一个n位宽度的仅为保留加法器单元,一个n位比较器单元和一个n位前缀加法器单元,其中进位保留加法器和比较器单元是并行的。实验结果表明,相比于其他剩余数符号检测系统,平均速度提高了约36%,面积相对保留约63%。
提齣一箇新的針對剩餘數模集閤{2n+1,2n+1+1,2n},快速的符號檢測算法。該符號檢測繫統僅由3箇單元組成,一箇n位寬度的僅為保留加法器單元,一箇n位比較器單元和一箇n位前綴加法器單元,其中進位保留加法器和比較器單元是併行的。實驗結果錶明,相比于其他剩餘數符號檢測繫統,平均速度提高瞭約36%,麵積相對保留約63%。
제출일개신적침대잉여수모집합{2n+1,2n+1+1,2n},쾌속적부호검측산법。해부호검측계통부유3개단원조성,일개n위관도적부위보류가법기단원,일개n위비교기단원화일개n위전철가법기단원,기중진위보류가법기화비교기단원시병행적。실험결과표명,상비우기타잉여수부호검측계통,평균속도제고료약36%,면적상대보류약63%。
We propose a fast algorithm for sign-extraction of a number given in the Residue Number System{2 n+1 , 2n+1+1,2n}. The algorithm can be implemented using three units,one n-bit wide carry save adder,one n-bit wide comparator,and one prefix adder unit,two of which can be done in parallel. The experimental results indicate that the proposed circuit offers 63%,and 36% savings on average in terms of area,and delay,respectively,better than the unit based on previous sign detection algorithm.
