电子与信息学报
電子與信息學報
전자여신식학보
JOURNAL OF ELECTRONICS & INFORMATION TECHNOLOGY
2014年
9期
2278-2282
,共5页
集成电路%通用结构%电流型CMOS电路%脉冲D触发器%阈算术代数系统%和图
集成電路%通用結構%電流型CMOS電路%脈遲D觸髮器%閾算術代數繫統%和圖
집성전로%통용결구%전류형CMOS전로%맥충D촉발기%역산술대수계통%화도
Integrated Circuit (IC)%Universal structure%Current-mode CMOS circuits%Pulse-triggered D Flip-Flop%Threshold-arithmetic algebraic system%HE map
该文根据脉冲触发器的设计要求,结合阈算术代数系统,提出一种电流型CMOS脉冲D触发器的通用结构,用于二值及多值电流型CMOS脉冲触发器的设计,并可方便地应用于单边沿和双边沿触发.在此结构的基础上设计了电流型CMOS二值、三值以及四值脉冲D触发器.采用TSMC 180 nm CMOS工艺参数对所设计的电路进行HSPICE模拟后表明所设计的电路具有正确的逻辑功能和良好的瞬态特性,且较以往文献提出的电流型D触发器,优化了触发器的建立时间和保持时间,二值和四值触发器最差最小D-Q延时比相关文献的主从触发器降低了59.67％和54.99％,比相关文献的边沿触发器降低了4.62％以上,所用晶体管数也相对减少,具有更简单的结构以及更高的电路性能.
該文根據脈遲觸髮器的設計要求,結閤閾算術代數繫統,提齣一種電流型CMOS脈遲D觸髮器的通用結構,用于二值及多值電流型CMOS脈遲觸髮器的設計,併可方便地應用于單邊沿和雙邊沿觸髮.在此結構的基礎上設計瞭電流型CMOS二值、三值以及四值脈遲D觸髮器.採用TSMC 180 nm CMOS工藝參數對所設計的電路進行HSPICE模擬後錶明所設計的電路具有正確的邏輯功能和良好的瞬態特性,且較以往文獻提齣的電流型D觸髮器,優化瞭觸髮器的建立時間和保持時間,二值和四值觸髮器最差最小D-Q延時比相關文獻的主從觸髮器降低瞭59.67％和54.99％,比相關文獻的邊沿觸髮器降低瞭4.62％以上,所用晶體管數也相對減少,具有更簡單的結構以及更高的電路性能.
해문근거맥충촉발기적설계요구,결합역산술대수계통,제출일충전류형CMOS맥충D촉발기적통용결구,용우이치급다치전류형CMOS맥충촉발기적설계,병가방편지응용우단변연화쌍변연촉발.재차결구적기출상설계료전류형CMOS이치、삼치이급사치맥충D촉발기.채용TSMC 180 nm CMOS공예삼수대소설계적전로진행HSPICE모의후표명소설계적전로구유정학적라집공능화량호적순태특성,차교이왕문헌제출적전류형D촉발기,우화료촉발기적건립시간화보지시간,이치화사치촉발기최차최소D-Q연시비상관문헌적주종촉발기강저료59.67％화54.99％,비상관문헌적변연촉발기강저료4.62％이상,소용정체관수야상대감소,구유경간단적결구이급경고적전로성능.
