电子与信息学报
電子與信息學報
전자여신식학보
JOURNAL OF ELECTRONICS & INFORMATION TECHNOLOGY
2014年
9期
2258-2264
,共7页
数字电路%Reed-Muller (RM)逻辑%固定极性%并行列表技术%逻辑优化
數字電路%Reed-Muller (RM)邏輯%固定極性%併行列錶技術%邏輯優化
수자전로%Reed-Muller (RM)라집%고정겁성%병행렬표기술%라집우화
Digital circuit%Reed-Muller (RM) logic%Fixed polarity%Parallel tabular technique%Logic optimization
针对传统列表技术在逻辑函数从AND/OR形式转化成固定极性Reed-Muller(FPRM)过程中只能处理小规模电路的不足,该文提出一种基于不相交乘积项的并行列表技术.该技术能有效避免转化算法因逻辑函数输入变量增加引起最小项数量激增而导致效率低下甚至无法工作这种情况.另外,不同于已发表的用于实现大电路的转化算法,待处理的电路结构对该方法的性能影响很小.提出的算法用C语言编程实现,并用MCNC标准电路进行测试.实验结果表明所提算法可以对更大规模电路实现快速FPRM转换,并且算法速度对电路输入个数不敏感,但与待处理逻辑函数的不相交乘积项的数量有关.
針對傳統列錶技術在邏輯函數從AND/OR形式轉化成固定極性Reed-Muller(FPRM)過程中隻能處理小規模電路的不足,該文提齣一種基于不相交乘積項的併行列錶技術.該技術能有效避免轉化算法因邏輯函數輸入變量增加引起最小項數量激增而導緻效率低下甚至無法工作這種情況.另外,不同于已髮錶的用于實現大電路的轉化算法,待處理的電路結構對該方法的性能影響很小.提齣的算法用C語言編程實現,併用MCNC標準電路進行測試.實驗結果錶明所提算法可以對更大規模電路實現快速FPRM轉換,併且算法速度對電路輸入箇數不敏感,但與待處理邏輯函數的不相交乘積項的數量有關.
침대전통렬표기술재라집함수종AND/OR형식전화성고정겁성Reed-Muller(FPRM)과정중지능처리소규모전로적불족,해문제출일충기우불상교승적항적병행렬표기술.해기술능유효피면전화산법인라집함수수입변량증가인기최소항수량격증이도치효솔저하심지무법공작저충정황.령외,불동우이발표적용우실현대전로적전화산법,대처리적전로결구대해방법적성능영향흔소.제출적산법용C어언편정실현,병용MCNC표준전로진행측시.실험결과표명소제산법가이대경대규모전로실현쾌속FPRM전환,병차산법속도대전로수입개수불민감,단여대처리라집함수적불상교승적항적수량유관.
