电子技术
電子技術
전자기술
ELECTRONIC TECHNOLOGY
2014年
10期
43-45
,共3页
异步时序%状态机%verilog HDL
異步時序%狀態機%verilog HDL
이보시서%상태궤%verilog HDL
asynchronous sequential%state machine%verilog HDL
文中以给出的一个状态机为例，然后用异步时序状态机的设计方法得到最终的电路，最后用Verilog语言描述其电路并在modelsim上进行逻辑测试，测试结果表明所设计的电路是正确的。
文中以給齣的一箇狀態機為例，然後用異步時序狀態機的設計方法得到最終的電路，最後用Verilog語言描述其電路併在modelsim上進行邏輯測試，測試結果錶明所設計的電路是正確的。
문중이급출적일개상태궤위례，연후용이보시서상태궤적설계방법득도최종적전로，최후용Verilog어언묘술기전로병재modelsim상진행라집측시，측시결과표명소설계적전로시정학적。
In this paper, a state machine is taken as an example. Then the final circuit is obtained with the design method for asynchronous sequential state machine. Finally, the circuit is described using Verilog HDL and tested on modelsim. The designed circuit is correct concluded from the test results.
