西安科技大学学报
西安科技大學學報
서안과기대학학보
JOURNAL OF XI'AN UNIVERSITY OF SCIENCE AND TECHNOLOGY
2014年
5期
602-606
,共5页
FPGA%Verilog%计费系统%QuartusⅡ
FPGA%Verilog%計費繫統%QuartusⅡ
FPGA%Verilog%계비계통%QuartusⅡ
FPGA%Verilog%taximeter system%QuartusⅡ
针对传统出租车计费系统硬件电路复杂、资源扩展有限,不利于系统整体功能升级的缺点,为研究更适应现实需要的计价器设计需求,采用FPGA技术的设计方法,提出了一种更适应生活需求的车辆计费系统,其中包括系统的硬件设计、软件设计以及系统仿真测试.该计费系统应用自顶而下的设计思想,以FPGA芯片CycloneⅣ4CE115微处理器为核心,完善外围电路并进行扩展,通过Atera公司的QuartusⅡ软件,利用verilog语言编程,调用Modelsim仿真工具对系统各个模块进行综合仿真验证,重点对测试代码test-bench进行论述,最终将调试优化好的程序下载到FPGA芯片中模拟测试结果.实验结果表明:该系统完成了计程、计时、计费和译码动态扫描的功能,成本低,设计灵活,操作简单.研究认为,由于FPGA具有高密度、可编程及有强大的软件支持特点,通过修改Verilog语言,可扩展更多的计费系统功能,具有一定的实际应用价值.
針對傳統齣租車計費繫統硬件電路複雜、資源擴展有限,不利于繫統整體功能升級的缺點,為研究更適應現實需要的計價器設計需求,採用FPGA技術的設計方法,提齣瞭一種更適應生活需求的車輛計費繫統,其中包括繫統的硬件設計、軟件設計以及繫統倣真測試.該計費繫統應用自頂而下的設計思想,以FPGA芯片CycloneⅣ4CE115微處理器為覈心,完善外圍電路併進行擴展,通過Atera公司的QuartusⅡ軟件,利用verilog語言編程,調用Modelsim倣真工具對繫統各箇模塊進行綜閤倣真驗證,重點對測試代碼test-bench進行論述,最終將調試優化好的程序下載到FPGA芯片中模擬測試結果.實驗結果錶明:該繫統完成瞭計程、計時、計費和譯碼動態掃描的功能,成本低,設計靈活,操作簡單.研究認為,由于FPGA具有高密度、可編程及有彊大的軟件支持特點,通過脩改Verilog語言,可擴展更多的計費繫統功能,具有一定的實際應用價值.
침대전통출조차계비계통경건전로복잡、자원확전유한,불리우계통정체공능승급적결점,위연구경괄응현실수요적계개기설계수구,채용FPGA기술적설계방법,제출료일충경괄응생활수구적차량계비계통,기중포괄계통적경건설계、연건설계이급계통방진측시.해계비계통응용자정이하적설계사상,이FPGA심편CycloneⅣ4CE115미처리기위핵심,완선외위전로병진행확전,통과Atera공사적QuartusⅡ연건,이용verilog어언편정,조용Modelsim방진공구대계통각개모괴진행종합방진험증,중점대측시대마test-bench진행논술,최종장조시우화호적정서하재도FPGA심편중모의측시결과.실험결과표명:해계통완성료계정、계시、계비화역마동태소묘적공능,성본저,설계령활,조작간단.연구인위,유우FPGA구유고밀도、가편정급유강대적연건지지특점,통과수개Verilog어언,가확전경다적계비계통공능,구유일정적실제응용개치.
