电子技术应用
電子技術應用
전자기술응용
APPLICATION OF ELECTRONIC TECHNIQUE
2014年
11期
23-25
,共3页
低电平系统%FPGA%正交解调%控制算法%闭环控制
低電平繫統%FPGA%正交解調%控製算法%閉環控製
저전평계통%FPGA%정교해조%공제산법%폐배공제
LLRF%FPGA%quadrature demodulation%control algorithm%close loop control
本套加速器高频低电平系统(LLRF)是中国ADS注入器Ⅱ高频系统的原型机,其工作频率为162.5 MHz,以实现超导加速腔的幅度与相位稳定控制和谐振频率调节.该系统主要由射频前端和数字信号处理FPGA两部分组成.射频前端主要实现高频信号的上下变频和电平匹配;数字信号处理FPGA是系统的核心,主要完成射频信号幅值与相位的数字稳定控制,超导腔谐振频率控制,以及1 000M以太网通信.在实验室环境下,对该系统进行了幅度和相位稳定度测试,相位稳定度峰峰值为±0.3 °,有效值为0.09°,幅值相对稳定度峰峰值为±5×10-3,有效值为3.2×10-3,达到了设计要求.
本套加速器高頻低電平繫統(LLRF)是中國ADS註入器Ⅱ高頻繫統的原型機,其工作頻率為162.5 MHz,以實現超導加速腔的幅度與相位穩定控製和諧振頻率調節.該繫統主要由射頻前耑和數字信號處理FPGA兩部分組成.射頻前耑主要實現高頻信號的上下變頻和電平匹配;數字信號處理FPGA是繫統的覈心,主要完成射頻信號幅值與相位的數字穩定控製,超導腔諧振頻率控製,以及1 000M以太網通信.在實驗室環境下,對該繫統進行瞭幅度和相位穩定度測試,相位穩定度峰峰值為±0.3 °,有效值為0.09°,幅值相對穩定度峰峰值為±5×10-3,有效值為3.2×10-3,達到瞭設計要求.
본투가속기고빈저전평계통(LLRF)시중국ADS주입기Ⅱ고빈계통적원형궤,기공작빈솔위162.5 MHz,이실현초도가속강적폭도여상위은정공제화해진빈솔조절.해계통주요유사빈전단화수자신호처리FPGA량부분조성.사빈전단주요실현고빈신호적상하변빈화전평필배;수자신호처리FPGA시계통적핵심,주요완성사빈신호폭치여상위적수자은정공제,초도강해진빈솔공제,이급1 000M이태망통신.재실험실배경하,대해계통진행료폭도화상위은정도측시,상위은정도봉봉치위±0.3 °,유효치위0.09°,폭치상대은정도봉봉치위±5×10-3,유효치위3.2×10-3,체도료설계요구.
