计算机工程与应用
計算機工程與應用
계산궤공정여응용
COMPUTER ENGINEERING AND APPLICATIONS
2014年
23期
61-64
,共4页
低噪声放大器%CMOS%噪声系数%线性度
低譟聲放大器%CMOS%譟聲繫數%線性度
저조성방대기%CMOS%조성계수%선성도
low noise amplifier%CMOS%noise figure%linearity
基于0.18μm CMOS工艺，设计了一个新型的低噪声放大器。在该放大器中，采用带有级间匹配的共源共栅结构。采用级间匹配结构实现了低功耗高增益。为了降低芯片面积，使用LC并联网络代替传统的大电感。仿真结果表明，在5.8 GHz的工作频率下，功率增益大约为10.3 dB，而反向隔离度低于－16 dB。同时具有比较好的输入输出匹配。除此之外，还获得了比较小的最小噪声系数和比较好的线性度。在1.5 V的供电电压下，电路的静态功耗为12.7 mW。
基于0.18μm CMOS工藝，設計瞭一箇新型的低譟聲放大器。在該放大器中，採用帶有級間匹配的共源共柵結構。採用級間匹配結構實現瞭低功耗高增益。為瞭降低芯片麵積，使用LC併聯網絡代替傳統的大電感。倣真結果錶明，在5.8 GHz的工作頻率下，功率增益大約為10.3 dB，而反嚮隔離度低于－16 dB。同時具有比較好的輸入輸齣匹配。除此之外，還穫得瞭比較小的最小譟聲繫數和比較好的線性度。在1.5 V的供電電壓下，電路的靜態功耗為12.7 mW。
기우0.18μm CMOS공예，설계료일개신형적저조성방대기。재해방대기중，채용대유급간필배적공원공책결구。채용급간필배결구실현료저공모고증익。위료강저심편면적，사용LC병련망락대체전통적대전감。방진결과표명，재5.8 GHz적공작빈솔하，공솔증익대약위10.3 dB，이반향격리도저우－16 dB。동시구유비교호적수입수출필배。제차지외，환획득료비교소적최소조성계수화비교호적선성도。재1.5 V적공전전압하，전로적정태공모위12.7 mW。
Based on TSMC 0.18μm CMOS technology, a novel circuit topology for a CMOS Low-Noise-Amplifier(LNA) is presented in this paper. In this circuit, a cascode topology with inter-stage matching network is designed at the frequency of 5.8 GHz. Choosing a inter-stage matching network presents lower power dissipation while achieving reasonable power gain. In order to save the chip area, a LC network is used instead of the large inductor. The simulation results show the for-ward gain(S21)is about 10.3 dB, as well as less than-16 dB isolation(S12)while operating at 5.8 GHz. The input imped-ance(S11)and the output impedance(S22)also represent good performance. In addition, the minimum noise figure and sig-nal linearity performance are quite good. It consumes only 12.7 mW under a 1.5 V voltage supply.
