光学精密工程
光學精密工程
광학정밀공정
OPTICS AND PRECISION ENGINEERING
2014年
11期
3114-3121
,共8页
流水线模拟数字转换器%级间增益误差%数字校准%后台校准%状态机
流水線模擬數字轉換器%級間增益誤差%數字校準%後檯校準%狀態機
류수선모의수자전환기%급간증익오차%수자교준%후태교준%상태궤
pipelined Analog-to-Digital Converter(ADC)%interstage gain error%digital calibration%background calibration%finite state machine(FSM)
为校准流水线模拟数字转换器(ADC)中电容失配和由运算放大器的有限开环增益引起的级间增益误差,提出了一种新的基于权重的后台校准技术.该技术将流水线ADC中存在的上述误差统一归结为各级权重的偏差,建立了一个基于权重的ADC误差模型,并利用后级的数字输出来校准前级的误差.该技术在ADC末尾增加了额外的两个子级,这两个子级仅在校准过程中使用,从而使得ADC正常的模数转换过程不被中断,校准进程在后台执行.由于在校准期间和正常工作期间所有可能出现的信号路径的前7级均被校准,故进一步减小了误差,提高了精度.应用该技术实现了一个14 bit,80 MS/s的流水线ADC,该芯片采用Chartered 0.18 μm,1p6m CMOS工艺设计,总功耗为260mW,芯片面积为7.161 mm2.实验结果显示:本文提出的校准技术可以提高ADC的精度,改善ADC的动态和静态性能.
為校準流水線模擬數字轉換器(ADC)中電容失配和由運算放大器的有限開環增益引起的級間增益誤差,提齣瞭一種新的基于權重的後檯校準技術.該技術將流水線ADC中存在的上述誤差統一歸結為各級權重的偏差,建立瞭一箇基于權重的ADC誤差模型,併利用後級的數字輸齣來校準前級的誤差.該技術在ADC末尾增加瞭額外的兩箇子級,這兩箇子級僅在校準過程中使用,從而使得ADC正常的模數轉換過程不被中斷,校準進程在後檯執行.由于在校準期間和正常工作期間所有可能齣現的信號路徑的前7級均被校準,故進一步減小瞭誤差,提高瞭精度.應用該技術實現瞭一箇14 bit,80 MS/s的流水線ADC,該芯片採用Chartered 0.18 μm,1p6m CMOS工藝設計,總功耗為260mW,芯片麵積為7.161 mm2.實驗結果顯示:本文提齣的校準技術可以提高ADC的精度,改善ADC的動態和靜態性能.
위교준류수선모의수자전환기(ADC)중전용실배화유운산방대기적유한개배증익인기적급간증익오차,제출료일충신적기우권중적후태교준기술.해기술장류수선ADC중존재적상술오차통일귀결위각급권중적편차,건립료일개기우권중적ADC오차모형,병이용후급적수자수출래교준전급적오차.해기술재ADC말미증가료액외적량개자급,저량개자급부재교준과정중사용,종이사득ADC정상적모수전환과정불피중단,교준진정재후태집행.유우재교준기간화정상공작기간소유가능출현적신호로경적전7급균피교준,고진일보감소료오차,제고료정도.응용해기술실현료일개14 bit,80 MS/s적류수선ADC,해심편채용Chartered 0.18 μm,1p6m CMOS공예설계,총공모위260mW,심편면적위7.161 mm2.실험결과현시:본문제출적교준기술가이제고ADC적정도,개선ADC적동태화정태성능.
