现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2013年
7期
8-10
,共3页
L?DACS1%多速率卷积编码%FPGA%Verilog HDL
L?DACS1%多速率捲積編碼%FPGA%Verilog HDL
L?DACS1%다속솔권적편마%FPGA%Verilog HDL
L?DACS1%multiple rate convolution code%FPGA%Verilog HDL
在L波段数字航空通信系统(L?DACS1)中,不同类型的数据采用不同速率传输,为了降低信道的噪声和畸变与多普勒频移的影响,采用具有良好差错控制能力的多速率卷积编码进行信道纠错.通过利用Verilog HDL硬件描述语言完成其FPGA实现与验证,测试结果表明多速率卷积编码器可以实时地调整码率,高效稳定地进行差错控制,满足L?DACS1高速传输仍保持稳定的要求,并且用于实际项目中.
在L波段數字航空通信繫統(L?DACS1)中,不同類型的數據採用不同速率傳輸,為瞭降低信道的譟聲和畸變與多普勒頻移的影響,採用具有良好差錯控製能力的多速率捲積編碼進行信道糾錯.通過利用Verilog HDL硬件描述語言完成其FPGA實現與驗證,測試結果錶明多速率捲積編碼器可以實時地調整碼率,高效穩定地進行差錯控製,滿足L?DACS1高速傳輸仍保持穩定的要求,併且用于實際項目中.
재L파단수자항공통신계통(L?DACS1)중,불동류형적수거채용불동속솔전수,위료강저신도적조성화기변여다보륵빈이적영향,채용구유량호차착공제능력적다속솔권적편마진행신도규착.통과이용Verilog HDL경건묘술어언완성기FPGA실현여험증,측시결과표명다속솔권적편마기가이실시지조정마솔,고효은정지진행차착공제,만족L?DACS1고속전수잉보지은정적요구,병차용우실제항목중.
In the L?DACS1,different types of data transmits at different rates. In order to reduce the noise and distortion and the influence of Doppler shift,multi?rate convolution code with the good ability of error control is used for channel error cor?rection. Then,Verilog HDL,a hardware descripton language,is adopted for FPGA implementation and verification of multi?rate convolution coder. Test results show that the multi?rate convolution coder can adjust coding rate instantaneously with stable and efficient error control,and meet the requirements of the stability under the condition of high speed tansmission in L?DACS1, which is used in actual projects.
