科技信息
科技信息
과기신식
SCIENTIFIC & TECHNICAL INFORMATION
2013年
6期
306
,共1页
序列检测器%QuartusⅡ%VHDL%FPGA
序列檢測器%QuartusⅡ%VHDL%FPGA
서렬검측기%QuartusⅡ%VHDL%FPGA
序列检测器是一种能够检测输入的一串二进制代码的电路,当该二进制代码与事先设定的码组一致时,检测电路输出高电平,否则输出低电平.序列检测器多用于通信系统中对同步码的检测,或者是对所需信号的提取,这在数字通信领域中有着广泛的运用.本文基于VHDL进行序列检测器的设计,所设计的序列检测器所检测的序列为“11101011”的8位二进制序列,并基于QuartusⅡ进行软件仿真并下载到FPGA实现,经检测输出结果符合设计要求.
序列檢測器是一種能夠檢測輸入的一串二進製代碼的電路,噹該二進製代碼與事先設定的碼組一緻時,檢測電路輸齣高電平,否則輸齣低電平.序列檢測器多用于通信繫統中對同步碼的檢測,或者是對所需信號的提取,這在數字通信領域中有著廣汎的運用.本文基于VHDL進行序列檢測器的設計,所設計的序列檢測器所檢測的序列為“11101011”的8位二進製序列,併基于QuartusⅡ進行軟件倣真併下載到FPGA實現,經檢測輸齣結果符閤設計要求.
서렬검측기시일충능구검측수입적일천이진제대마적전로,당해이진제대마여사선설정적마조일치시,검측전로수출고전평,부칙수출저전평.서렬검측기다용우통신계통중대동보마적검측,혹자시대소수신호적제취,저재수자통신영역중유착엄범적운용.본문기우VHDL진행서렬검측기적설계,소설계적서렬검측기소검측적서렬위“11101011”적8위이진제서렬,병기우QuartusⅡ진행연건방진병하재도FPGA실현,경검측수출결과부합설계요구.
