电子世界
電子世界
전자세계
ELECTRONICS WORLD
2012年
24期
49
,共1页
时序逻辑电路%原始状态%电路设计
時序邏輯電路%原始狀態%電路設計
시서라집전로%원시상태%전로설계
sequential logic circuit%the original state%circuit design
原始状态的确定对于时序逻辑电路的设计而言十分重要,本文通过对设计实例设计过程中原始状态的分析和确定,完善了时序逻辑电路的设计步骤,使时序逻辑电路的设计思路更加清晰.
原始狀態的確定對于時序邏輯電路的設計而言十分重要,本文通過對設計實例設計過程中原始狀態的分析和確定,完善瞭時序邏輯電路的設計步驟,使時序邏輯電路的設計思路更加清晰.
원시상태적학정대우시서라집전로적설계이언십분중요,본문통과대설계실례설계과정중원시상태적분석화학정,완선료시서라집전로적설계보취,사시서라집전로적설계사로경가청석.
The determination of the original state is very important in terms of the sequential logic circuit design,This paper analyzes and determines the original state in the design process of design examples,It perfects the design steps of sequential logic circuit,so the sequential logic circuit design ideas is more clear.
