数字技术与应用
數字技術與應用
수자기술여응용
DIGITAL TECHNOLOGY AND APPLICATION
2012年
11期
138-139
,共2页
雷达%频率综合器%低相噪%捷变频%DDS%PLL
雷達%頻率綜閤器%低相譟%捷變頻%DDS%PLL
뢰체%빈솔종합기%저상조%첩변빈%DDS%PLL
radar%frequency synthesizer%low phase noise%frequency agility%DDS%PLL
介绍了一种S波段低相噪捷变频频率综合器设计方法.由于采用DDS+PLL的方式使此频率综合器相噪优于-115dBc/Hz@1kHz,跳频时间小于5us.
介紹瞭一種S波段低相譟捷變頻頻率綜閤器設計方法.由于採用DDS+PLL的方式使此頻率綜閤器相譟優于-115dBc/Hz@1kHz,跳頻時間小于5us.
개소료일충S파단저상조첩변빈빈솔종합기설계방법.유우채용DDS+PLL적방식사차빈솔종합기상조우우-115dBc/Hz@1kHz,도빈시간소우5us.
The design of a S-band frequency synthesizer with low noise and frequency agility is introduced. For the synthesizer attributed to the use of DDS+PLL, the phase noise is superior to -115dBc/Hz@1kHz and frequency change time is under 5us.