物理学报
物理學報
물이학보
2013年
11期
459-463
,共5页
朱德明%门传玲?%曹敏%吴国栋
硃德明%門傳玲?%曹敏%吳國棟
주덕명%문전령?%조민%오국동
P掺杂SiO2%侧栅薄膜晶体管%双电层(EDL)%超低压
P摻雜SiO2%側柵薄膜晶體管%雙電層(EDL)%超低壓
P참잡SiO2%측책박막정체관%쌍전층(EDL)%초저압
P-doped SiO2 dielectric%in-plane-gate thin-film transistors%electric-double-layer (EDL)%ultralow op-eration voltage
在室温下利用等离子体增强化学气相沉积法(PECVD)制备的颗粒膜P掺杂SiO2为栅介质,使用磁控溅射方法利用一步掩模法制备出一种新型结构的侧栅薄膜晶体管.由于侧栅薄膜晶体管具有独特的结构,在射频磁控溅射过程中,仅仅利用一块镍掩模板,无需复杂的光刻步骤,就可同时沉积出氧化铟锡(ITO)源、漏、栅电极和沟道,因此,这种方法极大地简化了制备流程,降低了工艺成本.实验结果表明,在P掺杂SiO2栅介质层与沟道层界面处形成了超大的双电层电容(8μF/cm2),这使得这类晶体管具有超低的工作电压1 V,小的亚阈值摆幅82 mV/dec、高的迁移率18.35 cm2/V·s和大的开关电流比1.1×106.因此,这种P掺杂SiO2双电层超低压薄膜晶体管将有望应用于低能耗便携式电子产品以及新型传感器领域.
在室溫下利用等離子體增彊化學氣相沉積法(PECVD)製備的顆粒膜P摻雜SiO2為柵介質,使用磁控濺射方法利用一步掩模法製備齣一種新型結構的側柵薄膜晶體管.由于側柵薄膜晶體管具有獨特的結構,在射頻磁控濺射過程中,僅僅利用一塊鎳掩模闆,無需複雜的光刻步驟,就可同時沉積齣氧化銦錫(ITO)源、漏、柵電極和溝道,因此,這種方法極大地簡化瞭製備流程,降低瞭工藝成本.實驗結果錶明,在P摻雜SiO2柵介質層與溝道層界麵處形成瞭超大的雙電層電容(8μF/cm2),這使得這類晶體管具有超低的工作電壓1 V,小的亞閾值襬幅82 mV/dec、高的遷移率18.35 cm2/V·s和大的開關電流比1.1×106.因此,這種P摻雜SiO2雙電層超低壓薄膜晶體管將有望應用于低能耗便攜式電子產品以及新型傳感器領域.
재실온하이용등리자체증강화학기상침적법(PECVD)제비적과립막P참잡SiO2위책개질,사용자공천사방법이용일보엄모법제비출일충신형결구적측책박막정체관.유우측책박막정체관구유독특적결구,재사빈자공천사과정중,부부이용일괴얼엄모판,무수복잡적광각보취,취가동시침적출양화인석(ITO)원、루、책전겁화구도,인차,저충방법겁대지간화료제비류정,강저료공예성본.실험결과표명,재P참잡SiO2책개질층여구도층계면처형성료초대적쌍전층전용(8μF/cm2),저사득저류정체관구유초저적공작전압1 V,소적아역치파폭82 mV/dec、고적천이솔18.35 cm2/V·s화대적개관전류비1.1×106.인차,저충P참잡SiO2쌍전층초저압박막정체관장유망응용우저능모편휴식전자산품이급신형전감기영역.
A new kind of indium-tin-oxide thin-film transistors made of P-doped SiO2 dielectrics in an in-plane-gate structure is fabricated at room temperature. Indium-tin-oxide (ITO) channel and ITO electrodes (gate, source, and drain) can be deposited simultaneously without precise photolithography and alignment process by using only one nickel shadow mask. So the thin film transistors (TFTs) have a lot of advantages, such as the simple device process、low cost etc. Such TFTs exhibit a good performance at an ultralow operation voltage of 1 V, a high field-effect mobility of 18.35 cm2/Vs , a small subthreshold swing of 82 mV/decade, and a large on-off ratio of 1.1 × 106, because of the huge electric-double-layer (EDL) capacitance (8 μF/cm2) between the interface of P-doped SiO2 dielectrics and ITO channel. So the TFTs are very promising for the application of low-power and portable electronic products and sensors in the future.