电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2014年
23期
74-76,80
,共4页
訾立强%郭宝增%于雪莲%刘赞
訾立彊%郭寶增%于雪蓮%劉讚
자립강%곽보증%우설련%류찬
FPGA%数据采集%串口通信%Verilog HDL
FPGA%數據採集%串口通信%Verilog HDL
FPGA%수거채집%천구통신%Verilog HDL
FPGA%data acquisition%serial port communication%Verilog HDL
设计了一种以FPGA为主要控制芯片并通过串口与PC机进行数据通信的高速数据采集系统。FPGA内各个逻辑模块利用Verilog HDL语言进行设计，通过各功能模块分别实现高速模数转换芯片控制、数据采集处理以及与PC机之间的数据通信。系统发挥FPGA的并行数据处理能力，较传统以DSP和单片机为主要处理芯片的数据采集系统更能满足高速度、高稳定性、高实时性等要求。
設計瞭一種以FPGA為主要控製芯片併通過串口與PC機進行數據通信的高速數據採集繫統。FPGA內各箇邏輯模塊利用Verilog HDL語言進行設計，通過各功能模塊分彆實現高速模數轉換芯片控製、數據採集處理以及與PC機之間的數據通信。繫統髮揮FPGA的併行數據處理能力，較傳統以DSP和單片機為主要處理芯片的數據採集繫統更能滿足高速度、高穩定性、高實時性等要求。
설계료일충이FPGA위주요공제심편병통과천구여PC궤진행수거통신적고속수거채집계통。FPGA내각개라집모괴이용Verilog HDL어언진행설계，통과각공능모괴분별실현고속모수전환심편공제、수거채집처리이급여PC궤지간적수거통신。계통발휘FPGA적병행수거처리능력，교전통이DSP화단편궤위주요처리심편적수거채집계통경능만족고속도、고은정성、고실시성등요구。
We design a high-speed data acquisition system that uses FPGA as the main control chip, and it realizes the data communication with the PC through serial port . Each of these logic modules in FPGA is designed with Verilog HDL. By these various functional modules the system achieves high-speed analog-to-digital conversion chip control, data acquisition and processing and the communication with PC. With the use of parallel data processing ability of FPGA, compared with the traditional DSP and single-chip microcomputer as the main processing chip data acquisition system, this system can meet the high speed, high stability, high real-time requirements.
