电子测量技术
電子測量技術
전자측량기술
ELECTRONIC MEASUREMENT TECHNOLOGY
2014年
11期
102-105
,共4页
信号完整性%CPCI%PCB
信號完整性%CPCI%PCB
신호완정성%CPCI%PCB
signal integrity%CPCI%PCB
由于CPCI总线的高速数据传输,基于CPCI总线控制卡的设计必须考虑信号完整性问题.从PCB走线、电源和时钟电路3方面进行了信号完整性设计,提出了总线接口芯片9054的PCB走线长度,并给出时钟电源的滤波电路以及电源滤波电容的配置方法.实验结果表明:经过完整性设计的控制卡时钟电路,信号质量明显改善;控制卡电源电压波动小于5％,主机与控制卡通讯速率达到117.97 MByte/s,接近理论极限值.验证了基于CPCI总线控制卡信号完整性设计的正确性.
由于CPCI總線的高速數據傳輸,基于CPCI總線控製卡的設計必鬚攷慮信號完整性問題.從PCB走線、電源和時鐘電路3方麵進行瞭信號完整性設計,提齣瞭總線接口芯片9054的PCB走線長度,併給齣時鐘電源的濾波電路以及電源濾波電容的配置方法.實驗結果錶明:經過完整性設計的控製卡時鐘電路,信號質量明顯改善;控製卡電源電壓波動小于5％,主機與控製卡通訊速率達到117.97 MByte/s,接近理論極限值.驗證瞭基于CPCI總線控製卡信號完整性設計的正確性.
유우CPCI총선적고속수거전수,기우CPCI총선공제잡적설계필수고필신호완정성문제.종PCB주선、전원화시종전로3방면진행료신호완정성설계,제출료총선접구심편9054적PCB주선장도,병급출시종전원적려파전로이급전원려파전용적배치방법.실험결과표명:경과완정성설계적공제잡시종전로,신호질량명현개선;공제잡전원전압파동소우5％,주궤여공제잡통신속솔체도117.97 MByte/s,접근이론겁한치.험증료기우CPCI총선공제잡신호완정성설계적정학성.
