延安大学学报（自然科学版）
延安大學學報（自然科學版）
연안대학학보（자연과학판）
JOURNAL OF YANAN UNIVERSITY(NATURAL SCIENCE EDITION)
2014年
4期
23-25
,共3页
FPGA%环路滤波器%Verilog
FPGA%環路濾波器%Verilog
FPGA%배로려파기%Verilog
介绍了K计数环路滤波器的基本结构和工作原理,提出了一种基于FPGA的K计数环路滤波器的设计方法,采用Verilog硬件描述语言进行编程,Xilinx ISE软件进行综合及时序模拟.
介紹瞭K計數環路濾波器的基本結構和工作原理,提齣瞭一種基于FPGA的K計數環路濾波器的設計方法,採用Verilog硬件描述語言進行編程,Xilinx ISE軟件進行綜閤及時序模擬.
개소료K계수배로려파기적기본결구화공작원리,제출료일충기우FPGA적K계수배로려파기적설계방법,채용Verilog경건묘술어언진행편정,Xilinx ISE연건진행종합급시서모의.
