科学技术与工程
科學技術與工程
과학기술여공정
SCIENCE TECHNOLOGY AND ENGINEERING
2014年
35期
249-253
,共5页
孙培燕%李克俭%蔡启仲%黄仕林%李刚
孫培燕%李剋儉%蔡啟仲%黃仕林%李剛
손배연%리극검%채계중%황사림%리강
双口RAM%数据总线宽度%综合仿真测试%仲裁
雙口RAM%數據總線寬度%綜閤倣真測試%仲裁
쌍구RAM%수거총선관도%종합방진측시%중재
dual port RAM%data bus's width%comprehensine simulation test%arbitration
目前双口RAM两个端口的数据总线宽度相等,而实际应用中,存在着双口RAM两个端口连接的系统的数据总线宽度不相等的问题,为此提出两个端口数据总线宽度不同的双口RAM的FPGA设计方法,双口RAM内部存储器的个数根据2个数据总线宽度比进行设计,在数据总线宽度小的端口设计逻辑控制电路,满足该端口分时进行的读写操作;根据这种双口RAM的读写操作特点,两个端口同时对某一存储单元进行读写操作时,设计存储单元数据总线宽度小的端口具有读写优先权的仲裁机制.对应用Verilog HDL设计的这种双口RAM进行了综合仿真测试,结果表明该双口RAM读写操作正确,具有可行性和实用性.
目前雙口RAM兩箇耑口的數據總線寬度相等,而實際應用中,存在著雙口RAM兩箇耑口連接的繫統的數據總線寬度不相等的問題,為此提齣兩箇耑口數據總線寬度不同的雙口RAM的FPGA設計方法,雙口RAM內部存儲器的箇數根據2箇數據總線寬度比進行設計,在數據總線寬度小的耑口設計邏輯控製電路,滿足該耑口分時進行的讀寫操作;根據這種雙口RAM的讀寫操作特點,兩箇耑口同時對某一存儲單元進行讀寫操作時,設計存儲單元數據總線寬度小的耑口具有讀寫優先權的仲裁機製.對應用Verilog HDL設計的這種雙口RAM進行瞭綜閤倣真測試,結果錶明該雙口RAM讀寫操作正確,具有可行性和實用性.
목전쌍구RAM량개단구적수거총선관도상등,이실제응용중,존재착쌍구RAM량개단구련접적계통적수거총선관도불상등적문제,위차제출량개단구수거총선관도불동적쌍구RAM적FPGA설계방법,쌍구RAM내부존저기적개수근거2개수거총선관도비진행설계,재수거총선관도소적단구설계라집공제전로,만족해단구분시진행적독사조작;근거저충쌍구RAM적독사조작특점,량개단구동시대모일존저단원진행독사조작시,설계존저단원수거총선관도소적단구구유독사우선권적중재궤제.대응용Verilog HDL설계적저충쌍구RAM진행료종합방진측시,결과표명해쌍구RAM독사조작정학,구유가행성화실용성.
