移动通信
移動通信
이동통신
MOBILE COMMUNICATIONS
2014年
24期
57-61,66
,共6页
频率合成%DDS%PLL%AD9956
頻率閤成%DDS%PLL%AD9956
빈솔합성%DDS%PLL%AD9956
frequency synthesis%DDS%PLL%AD9956
通过介绍DDS+PLL的工作原理，综合利用PLL和DDS的优缺点，提出了扫频源频率合成电路设计方案。主要针对具体电路的设计与实现方法进行详细阐述，给出了相应测试数据，并对相关问题进行了分析。
通過介紹DDS+PLL的工作原理，綜閤利用PLL和DDS的優缺點，提齣瞭掃頻源頻率閤成電路設計方案。主要針對具體電路的設計與實現方法進行詳細闡述，給齣瞭相應測試數據，併對相關問題進行瞭分析。
통과개소DDS+PLL적공작원리，종합이용PLL화DDS적우결점，제출료소빈원빈솔합성전로설계방안。주요침대구체전로적설계여실현방법진행상세천술，급출료상응측시수거，병대상관문제진행료분석。
By introducing the principles of direct digital synthesizer (DDS) and phase locked loop (PLL), a design scheme of sweep source frequency synthesis circuit is presented based on the advantages and disadvantages of PLL and DDS in this paper. The detailed circuit design and its implementation are expounded. Test data results are given and corresponding debug is analyzed.
