电子与封装
電子與封裝
전자여봉장
EIECTRONICS AND PACKAGING
2015年
2期
36-39
,共4页
平面%垂直双扩散晶体管%源极%单脉冲雪崩击穿能量%硅孔%侧墙
平麵%垂直雙擴散晶體管%源極%單脈遲雪崩擊穿能量%硅孔%側牆
평면%수직쌍확산정체관%원겁%단맥충설붕격천능량%규공%측장
planar%VDMOS%source (SRC)%single pulse avalanche energy (EAS)%silicon-cont%spacer
平面型VDMOS在制作源区时，常规做法是利用掩模板进行一次光刻，然后再进行源区注入。提出3种其他的制作方式，在保证器件电学性能的前提下，可节约一次光刻。诸如，通过刻蚀硅孔将源区与P型体区短接，或者利用厚氧化层阻挡部分源区注入的方式，利用多重侧墙阻挡注入的方式。3种办法各有优缺点，都可供在生产中选择。
平麵型VDMOS在製作源區時，常規做法是利用掩模闆進行一次光刻，然後再進行源區註入。提齣3種其他的製作方式，在保證器件電學性能的前提下，可節約一次光刻。諸如，通過刻蝕硅孔將源區與P型體區短接，或者利用厚氧化層阻擋部分源區註入的方式，利用多重側牆阻擋註入的方式。3種辦法各有優缺點，都可供在生產中選擇。
평면형VDMOS재제작원구시，상규주법시이용엄모판진행일차광각，연후재진행원구주입。제출3충기타적제작방식，재보증기건전학성능적전제하，가절약일차광각。제여，통과각식규공장원구여P형체구단접，혹자이용후양화층조당부분원구주입적방식，이용다중측장조당주입적방식。3충판법각유우결점，도가공재생산중선택。
When planar VDMOS SRC area manufacturing, the conventional approach is to use a mask for lithography, and then implant the source region.The article introduces several other manufacturing methods. On the premise of device electrical performance guarantee, can cancel a photo layer. Such as, connecting SRC with Body by etching silicon-cont;implanting SRC ion by the shield of thick oxide or by the shield of multiple spacer. All of these methods have merits and demerits. They are optional for us.
