电子与封装
電子與封裝
전자여봉장
EIECTRONICS AND PACKAGING
2014年
12期
42-44
,共3页
陈峰%任罗伟%陈恒江%谢立利
陳峰%任囉偉%陳恆江%謝立利
진봉%임라위%진항강%사립리
集成电路%版图%电阻%长度
集成電路%版圖%電阻%長度
집성전로%판도%전조%장도
在集成电路中光刻、腐蚀、横向扩散等工艺步骤常会引起电阻阻值的变化,因此在集成电路版图绘制过程中,版图画法对电阻的影响很大.在集成电路设计过程中电阻通常都设计得比较长,容易忽略电阻长度对阻值的影响.当需要将电阻长度设计得较小时,势必要考虑电阻长度对集成电路阻值的影响.在一些不同的工艺中,电阻变短时电阻长度对阻值的影响趋势很可能相反.对比不同工艺中多晶电阻制造的原理,通过流片取得一家工艺厂实际电阻的阻值,分析并比较与其类似的工艺,同时对比另一家工艺厂电阻阻值随长度变化的影响,给出区分多晶电阻长度对阻值影响的判别依据.
在集成電路中光刻、腐蝕、橫嚮擴散等工藝步驟常會引起電阻阻值的變化,因此在集成電路版圖繪製過程中,版圖畫法對電阻的影響很大.在集成電路設計過程中電阻通常都設計得比較長,容易忽略電阻長度對阻值的影響.噹需要將電阻長度設計得較小時,勢必要攷慮電阻長度對集成電路阻值的影響.在一些不同的工藝中,電阻變短時電阻長度對阻值的影響趨勢很可能相反.對比不同工藝中多晶電阻製造的原理,通過流片取得一傢工藝廠實際電阻的阻值,分析併比較與其類似的工藝,同時對比另一傢工藝廠電阻阻值隨長度變化的影響,給齣區分多晶電阻長度對阻值影響的判彆依據.
재집성전로중광각、부식、횡향확산등공예보취상회인기전조조치적변화,인차재집성전로판도회제과정중,판도화법대전조적영향흔대.재집성전로설계과정중전조통상도설계득비교장,용역홀략전조장도대조치적영향.당수요장전조장도설계득교소시,세필요고필전조장도대집성전로조치적영향.재일사불동적공예중,전조변단시전조장도대조치적영향추세흔가능상반.대비불동공예중다정전조제조적원리,통과류편취득일가공예엄실제전조적조치,분석병비교여기유사적공예,동시대비령일가공예엄전조조치수장도변화적영향,급출구분다정전조장도대조치영향적판별의거.
