单片机与嵌入式系统应用
單片機與嵌入式繫統應用
단편궤여감입식계통응용
MICROCONTROLLER & EMBEDDED SYSTEM
2015年
1期
71-74
,共4页
存储器控制%多端口%帧地址%DDR3%FPGA
存儲器控製%多耑口%幀地阯%DDR3%FPGA
존저기공제%다단구%정지지%DDR3%FPGA
memory control%multi-port%frame address%DDR3%FPGA
为了解决视频图形显示系统中多个端口访问DDR3时出现的数据存储冲突问题,设计了一种基于FPGA的DDR3存储管理系统.DDR3存储器控制模块使用MIG生成DDR3控制器,只需通过用户接口信号就能完成DDR3读写操作.DDR3用户接口仲裁控制模块将中断请求分成多个子请求,实现视频中断和图形中断的并行处理.帧地址控制模块确保当前输出帧输出的是最新写满的帧.验证结果表明,设计的DDR3存储管理系统降低了多端口读写DDR3的复杂度,提高了并行处理的速度.
為瞭解決視頻圖形顯示繫統中多箇耑口訪問DDR3時齣現的數據存儲遲突問題,設計瞭一種基于FPGA的DDR3存儲管理繫統.DDR3存儲器控製模塊使用MIG生成DDR3控製器,隻需通過用戶接口信號就能完成DDR3讀寫操作.DDR3用戶接口仲裁控製模塊將中斷請求分成多箇子請求,實現視頻中斷和圖形中斷的併行處理.幀地阯控製模塊確保噹前輸齣幀輸齣的是最新寫滿的幀.驗證結果錶明,設計的DDR3存儲管理繫統降低瞭多耑口讀寫DDR3的複雜度,提高瞭併行處理的速度.
위료해결시빈도형현시계통중다개단구방문DDR3시출현적수거존저충돌문제,설계료일충기우FPGA적DDR3존저관리계통.DDR3존저기공제모괴사용MIG생성DDR3공제기,지수통과용호접구신호취능완성DDR3독사조작.DDR3용호접구중재공제모괴장중단청구분성다개자청구,실현시빈중단화도형중단적병행처리.정지지공제모괴학보당전수출정수출적시최신사만적정.험증결과표명,설계적DDR3존저관리계통강저료다단구독사DDR3적복잡도,제고료병행처리적속도.
