江苏理工学院学报
江囌理工學院學報
강소리공학원학보
Journal of Jiangsu Teachers University of Technology
2014年
6期
51-55
,共5页
伪随机码%2ASK调制%FPGA%DDS
偽隨機碼%2ASK調製%FPGA%DDS
위수궤마%2ASK조제%FPGA%DDS
rseudo random sequence%amplitude shift keying modulation%field-programmable gate array%di-rect digital synthesizer
设计一种以现场可编程门阵列（ FPGA ）作为伪随机序列信号发生器，通过级联方式实现幅度键控（ ASK）数字调制的电路实现方法。首先通过FPGA程序控制产生“0”、“1”等概的周期长度为15的伪随机基带序列，直接数字式频率合成器（ DDS）电路生成模拟载波信号，输入序列与载波信号进行ASK调制，再将ASK已调信号进行包络检波，还原出数字序列。电路测试表明，利用FPGA可以产生正确伪随机序列，ASK调制解调波形与理论分析一致，具有良好的应用价值。
設計一種以現場可編程門陣列（ FPGA ）作為偽隨機序列信號髮生器，通過級聯方式實現幅度鍵控（ ASK）數字調製的電路實現方法。首先通過FPGA程序控製產生“0”、“1”等概的週期長度為15的偽隨機基帶序列，直接數字式頻率閤成器（ DDS）電路生成模擬載波信號，輸入序列與載波信號進行ASK調製，再將ASK已調信號進行包絡檢波，還原齣數字序列。電路測試錶明，利用FPGA可以產生正確偽隨機序列，ASK調製解調波形與理論分析一緻，具有良好的應用價值。
설계일충이현장가편정문진렬（ FPGA ）작위위수궤서렬신호발생기，통과급련방식실현폭도건공（ ASK）수자조제적전로실현방법。수선통과FPGA정서공제산생“0”、“1”등개적주기장도위15적위수궤기대서렬，직접수자식빈솔합성기（ DDS）전로생성모의재파신호，수입서렬여재파신호진행ASK조제，재장ASK이조신호진행포락검파，환원출수자서렬。전로측시표명，이용FPGA가이산생정학위수궤서렬，ASK조제해조파형여이론분석일치，구유량호적응용개치。
An Amplitude Shift Keying( ASK) modulation circuit is implemented by means of cascade Field-programmable Gate Array( FPGA) as a pseudorandom sequence generator.First FPGA produces period length of fifteen"0","1"pseudo-random sequence,and DDS circuit generates analog carrier signal.Second,ASK modulation is finished with the input PN sequences and carrier signals.Third,the ASK modulated signal is de-modulated by envelope detection.Circuit testing shows that the expected pseudo random sequence can be pro-duced by FPGA correctly, and ASK modulation waveforms are consistent with theoretical analysis, with a good value.
