电子科技
電子科技
전자과기
IT AGE
2015年
2期
164-168
,共5页
FPGA%EDK%嵌入式%IP核%NPI总线%RocketIO%MPMC%PLB总线
FPGA%EDK%嵌入式%IP覈%NPI總線%RocketIO%MPMC%PLB總線
FPGA%EDK%감입식%IP핵%NPI총선%RocketIO%MPMC%PLB총선
介绍了基于FPGA嵌入式系统的多通道高速数据收发模块的用户IP核设计.在Xilinx公司的ISE开发工具中,用FPGA器件中的硬核RocketIO及软核FIFO设计用户逻辑;使用嵌入式开发工具EDK封装成可在FPGA嵌入式系统中使用的用户自定义IP核,最后通过实际测试验证了该方法的实效性.
介紹瞭基于FPGA嵌入式繫統的多通道高速數據收髮模塊的用戶IP覈設計.在Xilinx公司的ISE開髮工具中,用FPGA器件中的硬覈RocketIO及軟覈FIFO設計用戶邏輯;使用嵌入式開髮工具EDK封裝成可在FPGA嵌入式繫統中使用的用戶自定義IP覈,最後通過實際測試驗證瞭該方法的實效性.
개소료기우FPGA감입식계통적다통도고속수거수발모괴적용호IP핵설계.재Xilinx공사적ISE개발공구중,용FPGA기건중적경핵RocketIO급연핵FIFO설계용호라집;사용감입식개발공구EDK봉장성가재FPGA감입식계통중사용적용호자정의IP핵,최후통과실제측시험증료해방법적실효성.
