电子科技
電子科技
전자과기
IT AGE
2015年
2期
78-82
,共5页
有限域乘群%QC-LDPC码%分层译码器%FPGA
有限域乘群%QC-LDPC碼%分層譯碼器%FPGA
유한역승군%QC-LDPC마%분층역마기%FPGA
针对QC-LDPC码的Tanner图中存在的短环,尤其是4环,对迭代译码性能产生不利影响的问题,寻找到一种有限域乘群构造法,该方法构造的QC-LDPC码的Tanner图中不存在任何4环.基于此方法构造的码长为3 060,码率为的(3,12)规则QC-LDPC码,选用Altera公司StratixII系列的EP2S60F484C4器件,对其实现了分层译码器硬件结构的设计.实现结果表明,在最大迭代次数为5时,时钟频率最高可达35.38 MHz,吞吐量达到92.27 Mbit·s-1.
針對QC-LDPC碼的Tanner圖中存在的短環,尤其是4環,對迭代譯碼性能產生不利影響的問題,尋找到一種有限域乘群構造法,該方法構造的QC-LDPC碼的Tanner圖中不存在任何4環.基于此方法構造的碼長為3 060,碼率為的(3,12)規則QC-LDPC碼,選用Altera公司StratixII繫列的EP2S60F484C4器件,對其實現瞭分層譯碼器硬件結構的設計.實現結果錶明,在最大迭代次數為5時,時鐘頻率最高可達35.38 MHz,吞吐量達到92.27 Mbit·s-1.
침대QC-LDPC마적Tanner도중존재적단배,우기시4배,대질대역마성능산생불리영향적문제,심조도일충유한역승군구조법,해방법구조적QC-LDPC마적Tanner도중불존재임하4배.기우차방법구조적마장위3 060,마솔위적(3,12)규칙QC-LDPC마,선용Altera공사StratixII계렬적EP2S60F484C4기건,대기실현료분층역마기경건결구적설계.실현결과표명,재최대질대차수위5시,시종빈솔최고가체35.38 MHz,탄토량체도92.27 Mbit·s-1.
