计算机应用研究
計算機應用研究
계산궤응용연구
APPLICATION RESEARCH OF COMPUTERS
2015年
1期
121-124
,共4页
Gem5模拟器%周期精度%高效建模%架构探索%处理器建模
Gem5模擬器%週期精度%高效建模%架構探索%處理器建模
Gem5모의기%주기정도%고효건모%가구탐색%처리기건모
Gem5 simulator%cycle-accurate%high-efficient modeling%architecture exploration%DSP modeling
为了便于数字信号处理器(DSP)的架构探索,提出了一种全新的基于Gem5模拟器Atomic模型,为顺序多发射、多级执行的DSP进行周期精度高效建模的通用方法.通过修改Atomic现有的三级流水线,添加一级新的流水线,达到了在Gem5中为DSP进行周期精度仿真的目的;通过硬件表格类的设计,改变Gem5指令集与处理器的耦合,达到了在Gem5中为DSP进行快速高效建模的目的.运行基准测试程序Dhrystone2的结果表明,该建模方法得到的周期信息与RTL硬件代码的仿真结果相同.而对代码的统计表明,该建模方法能提高代码的复用率和可维护性,使建模能快速响应设计,缩短DSP设计迭代周期.
為瞭便于數字信號處理器(DSP)的架構探索,提齣瞭一種全新的基于Gem5模擬器Atomic模型,為順序多髮射、多級執行的DSP進行週期精度高效建模的通用方法.通過脩改Atomic現有的三級流水線,添加一級新的流水線,達到瞭在Gem5中為DSP進行週期精度倣真的目的;通過硬件錶格類的設計,改變Gem5指令集與處理器的耦閤,達到瞭在Gem5中為DSP進行快速高效建模的目的.運行基準測試程序Dhrystone2的結果錶明,該建模方法得到的週期信息與RTL硬件代碼的倣真結果相同.而對代碼的統計錶明,該建模方法能提高代碼的複用率和可維護性,使建模能快速響應設計,縮短DSP設計迭代週期.
위료편우수자신호처리기(DSP)적가구탐색,제출료일충전신적기우Gem5모의기Atomic모형,위순서다발사、다급집행적DSP진행주기정도고효건모적통용방법.통과수개Atomic현유적삼급류수선,첨가일급신적류수선,체도료재Gem5중위DSP진행주기정도방진적목적;통과경건표격류적설계,개변Gem5지령집여처리기적우합,체도료재Gem5중위DSP진행쾌속고효건모적목적.운행기준측시정서Dhrystone2적결과표명,해건모방법득도적주기신식여RTL경건대마적방진결과상동.이대대마적통계표명,해건모방법능제고대마적복용솔화가유호성,사건모능쾌속향응설계,축단DSP설계질대주기.
