计算机应用研究
計算機應用研究
계산궤응용연구
APPLICATION RESEARCH OF COMPUTERS
2015年
3期
877-880
,共4页
李浪%刘波涛%邹祎%李仁发
李浪%劉波濤%鄒祎%李仁髮
리랑%류파도%추의%리인발
KLEIN%面积优化%吞吐率%FPGA实现
KLEIN%麵積優化%吞吐率%FPGA實現
KLEIN%면적우화%탄토솔%FPGA실현
KLEIN%optimal area%throughput%FPGA implementation
研究小面积实现同时兼顾加密速率的平衡优化方法,构造一个Tab盒,使S盒变换采用1×16位的空间预存储置换表Tab,通过O(1)查表效率即可实现SubBytes变换.密钥扩展采用上升沿有效的时钟控制密钥生成,因此不必等待下一时钟上升沿到来,从而减少了系统延时.将明文的S盒替换和密钥扩展的S盒替换放在同一个模块里,在模块里用同时连续赋值方式实现,从而减少寄存器的个数.把S盒、字节替换、行移位、Tab盒、列混合变换、密钥扩展基本子模块都整合到一个模块中,相比各模块单独实现减少了算法实现面积与运算时代码开销.实验表明在Xilinx Virtex-5 FPGA上实现的吞吐率达到了6.55 Gbps,面积缩减到10 277 slices.
研究小麵積實現同時兼顧加密速率的平衡優化方法,構造一箇Tab盒,使S盒變換採用1×16位的空間預存儲置換錶Tab,通過O(1)查錶效率即可實現SubBytes變換.密鑰擴展採用上升沿有效的時鐘控製密鑰生成,因此不必等待下一時鐘上升沿到來,從而減少瞭繫統延時.將明文的S盒替換和密鑰擴展的S盒替換放在同一箇模塊裏,在模塊裏用同時連續賦值方式實現,從而減少寄存器的箇數.把S盒、字節替換、行移位、Tab盒、列混閤變換、密鑰擴展基本子模塊都整閤到一箇模塊中,相比各模塊單獨實現減少瞭算法實現麵積與運算時代碼開銷.實驗錶明在Xilinx Virtex-5 FPGA上實現的吞吐率達到瞭6.55 Gbps,麵積縮減到10 277 slices.
연구소면적실현동시겸고가밀속솔적평형우화방법,구조일개Tab합,사S합변환채용1×16위적공간예존저치환표Tab,통과O(1)사표효솔즉가실현SubBytes변환.밀약확전채용상승연유효적시종공제밀약생성,인차불필등대하일시종상승연도래,종이감소료계통연시.장명문적S합체환화밀약확전적S합체환방재동일개모괴리,재모괴리용동시련속부치방식실현,종이감소기존기적개수.파S합、자절체환、행이위、Tab합、렬혼합변환、밀약확전기본자모괴도정합도일개모괴중,상비각모괴단독실현감소료산법실현면적여운산시대마개소.실험표명재Xilinx Virtex-5 FPGA상실현적탄토솔체도료6.55 Gbps,면적축감도10 277 slices.
