电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2015年
4期
88-91
,共4页
变换采样%FPGA%可编程延时芯片%ADC%UWB%接收机
變換採樣%FPGA%可編程延時芯片%ADC%UWB%接收機
변환채양%FPGA%가편정연시심편%ADC%UWB%접수궤
transform sampling%FPGA%programmable delay chip%ADC%UWB%receiver
为了实现以较低的采样率对超宽带(UWB)脉冲信号进行采样以及在带宽和系统复杂度之间取得均衡,设计了一种基于变换采样的超宽带接收机系统.设计的接收机在AD芯片之前加入了跟踪保持放大器,提高了系统的模拟带宽(5GHz),通过采样时钟的较小延时实现了较高的等效采样率(8 GHz).主要用来接收带宽1 GHz以及以上的超宽带信号,利用VHDL进行编程,通过Chipscope抓取信号进行验证.测试表明,该系统能接收1 GHz以及以上带宽超宽带信号,达到了设计要求,可以用于超宽带通信与测距.
為瞭實現以較低的採樣率對超寬帶(UWB)脈遲信號進行採樣以及在帶寬和繫統複雜度之間取得均衡,設計瞭一種基于變換採樣的超寬帶接收機繫統.設計的接收機在AD芯片之前加入瞭跟蹤保持放大器,提高瞭繫統的模擬帶寬(5GHz),通過採樣時鐘的較小延時實現瞭較高的等效採樣率(8 GHz).主要用來接收帶寬1 GHz以及以上的超寬帶信號,利用VHDL進行編程,通過Chipscope抓取信號進行驗證.測試錶明,該繫統能接收1 GHz以及以上帶寬超寬帶信號,達到瞭設計要求,可以用于超寬帶通信與測距.
위료실현이교저적채양솔대초관대(UWB)맥충신호진행채양이급재대관화계통복잡도지간취득균형,설계료일충기우변환채양적초관대접수궤계통.설계적접수궤재AD심편지전가입료근종보지방대기,제고료계통적모의대관(5GHz),통과채양시종적교소연시실현료교고적등효채양솔(8 GHz).주요용래접수대관1 GHz이급이상적초관대신호,이용VHDL진행편정,통과Chipscope조취신호진행험증.측시표명,해계통능접수1 GHz이급이상대관초관대신호,체도료설계요구,가이용우초관대통신여측거.
