电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2015年
4期
47-50
,共4页
FFT%FPGA%流水线%并行处理
FFT%FPGA%流水線%併行處理
FFT%FPGA%류수선%병행처리
FFT%FPGA%pipeline%parallel structure
根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计.处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存.采用硬件描述语言verilog完成设计,并进行综合、布局布线,测试结果与MATLAB仿真结果相吻合.
根據實時信號處理的需求,提齣瞭一種基于FPGA的512點流水線結構快速傅裏葉變換(FFT)的設計方案,採用4箇蝶形單元併行處理,在Xilinx公司的Virtex7繫列的FPGA上完成設計.處理器將基2算法與基4算法相結閤,蝶形運算時把乘法器IP覈的鏇轉因子輸入耑固定為常數,而中間結果用FIFO緩存.採用硬件描述語言verilog完成設計,併進行綜閤、佈跼佈線,測試結果與MATLAB倣真結果相吻閤.
근거실시신호처리적수구,제출료일충기우FPGA적512점류수선결구쾌속부리협변환(FFT)적설계방안,채용4개접형단원병행처리,재Xilinx공사적Virtex7계렬적FPGA상완성설계.처리기장기2산법여기4산법상결합,접형운산시파승법기IP핵적선전인자수입단고정위상수,이중간결과용FIFO완존.채용경건묘술어언verilog완성설계,병진행종합、포국포선,측시결과여MATLAB방진결과상문합.
