测控技术
測控技術
측공기술
MEASUREMENT & CONTROL TECHNOLOGY
2015年
3期
142-145,149
,共5页
FPGA%片上系统%HART%IP核%多通道
FPGA%片上繫統%HART%IP覈%多通道
FPGA%편상계통%HART%IP핵%다통도
FPGA%system on chip%HART%IP core%multichannel
HART通信方式具有抗干扰、传输距离远等优点.针对传统HART通信模块体积大、功耗高、不利于集成的缺点,设计了一种基于NiosⅡ软核CPU的多通道HART智能通信系统.采用NiosⅡ软核CPU为处理核心,实现8路4～ 20 mA电流输出和8路HART通信,每个4～ 20 mA电流输出配置一个HART信号调制解调单元;在NiosⅡ软核CPU上挂载μC/OS-Ⅱ操作系统并实现8路数据链路的软件设计;设计采用DC-DC电源为D/A转换芯片提供动态电压,降低了系统功耗.设计的智能通信系统具有功耗低、集成度高的优点,在工业过程控制等恶劣环境下应用前景广泛.
HART通信方式具有抗榦擾、傳輸距離遠等優點.針對傳統HART通信模塊體積大、功耗高、不利于集成的缺點,設計瞭一種基于NiosⅡ軟覈CPU的多通道HART智能通信繫統.採用NiosⅡ軟覈CPU為處理覈心,實現8路4～ 20 mA電流輸齣和8路HART通信,每箇4～ 20 mA電流輸齣配置一箇HART信號調製解調單元;在NiosⅡ軟覈CPU上掛載μC/OS-Ⅱ操作繫統併實現8路數據鏈路的軟件設計;設計採用DC-DC電源為D/A轉換芯片提供動態電壓,降低瞭繫統功耗.設計的智能通信繫統具有功耗低、集成度高的優點,在工業過程控製等噁劣環境下應用前景廣汎.
HART통신방식구유항간우、전수거리원등우점.침대전통HART통신모괴체적대、공모고、불리우집성적결점,설계료일충기우NiosⅡ연핵CPU적다통도HART지능통신계통.채용NiosⅡ연핵CPU위처리핵심,실현8로4～ 20 mA전류수출화8로HART통신,매개4～ 20 mA전류수출배치일개HART신호조제해조단원;재NiosⅡ연핵CPU상괘재μC/OS-Ⅱ조작계통병실현8로수거련로적연건설계;설계채용DC-DC전원위D/A전환심편제공동태전압,강저료계통공모.설계적지능통신계통구유공모저、집성도고적우점,재공업과정공제등악렬배경하응용전경엄범.
