计算机工程与科学
計算機工程與科學
계산궤공정여과학
COMPUTER ENGINEERING & SCIENCE
2015年
3期
452-456
,共5页
李智%陈迪平%赵建中%曹成成
李智%陳迪平%趙建中%曹成成
리지%진적평%조건중%조성성
M-LVDS%高速接口%共模电压%迟滞
M-LVDS%高速接口%共模電壓%遲滯
M-LVDS%고속접구%공모전압%지체
M-LVDS%high-speed interface%common-mode voltage%hysteresis
提出了一种基于TIA/EIA-899标准的TYPE-Ⅰ型M-LVDS接收芯片的实现方案,设计了一种新颖的共模搬移电路在实现超越电源电压轨的共模输入范围的同时简化了后级电路设计,节约了面积和功耗,电路中预放大器将输入信号放大一定倍数,迟滞比较器为系统引入迟滞效果.芯片采用GSMC0.18 μm 1P6M CMOS工艺流片验证.测试结果表明,该芯片共模输入范围为-1.4V～3.8V,信号传输速率大于250 Mbps,具有典型值为28 mV的迟滞效果.
提齣瞭一種基于TIA/EIA-899標準的TYPE-Ⅰ型M-LVDS接收芯片的實現方案,設計瞭一種新穎的共模搬移電路在實現超越電源電壓軌的共模輸入範圍的同時簡化瞭後級電路設計,節約瞭麵積和功耗,電路中預放大器將輸入信號放大一定倍數,遲滯比較器為繫統引入遲滯效果.芯片採用GSMC0.18 μm 1P6M CMOS工藝流片驗證.測試結果錶明,該芯片共模輸入範圍為-1.4V～3.8V,信號傳輸速率大于250 Mbps,具有典型值為28 mV的遲滯效果.
제출료일충기우TIA/EIA-899표준적TYPE-Ⅰ형M-LVDS접수심편적실현방안,설계료일충신영적공모반이전로재실현초월전원전압궤적공모수입범위적동시간화료후급전로설계,절약료면적화공모,전로중예방대기장수입신호방대일정배수,지체비교기위계통인입지체효과.심편채용GSMC0.18 μm 1P6M CMOS공예류편험증.측시결과표명,해심편공모수입범위위-1.4V～3.8V,신호전수속솔대우250 Mbps,구유전형치위28 mV적지체효과.
