计算机工程与应用
計算機工程與應用
계산궤공정여응용
COMPUTER ENGINEERING AND APPLICATIONS
2015年
8期
160-164
,共5页
周巍%黄晓东%朱洪翔%郭龙%张仁鹏
週巍%黃曉東%硃洪翔%郭龍%張仁鵬
주외%황효동%주홍상%곽룡%장인붕
高性能视频编码标准(HEVC)%帧内预测%planar模式%DC模式%超大规模集成电路(VLSI)架构设计
高性能視頻編碼標準(HEVC)%幀內預測%planar模式%DC模式%超大規模集成電路(VLSI)架構設計
고성능시빈편마표준(HEVC)%정내예측%planar모식%DC모식%초대규모집성전로(VLSI)가구설계
High Efficiency Video Coding(HEVC)%intra prediction%planar mode%DC mode%Very Large Scale Integra-tion(VLSI)architecture design
在研究新一代高性能视频编码标准（HEVC）帧内预测中planar和DC模式预测算法的基础上，分别设计了高效VLSI架构，通过状态机的自适应控制和模块的复用来实现速度的提高和面积的减少。针对planar模式，设计了一种基于状态机自适应控制的寄存器累加架构；针对DC模式，设计了一种基于算法的分割处理架构。实验结果表明，所设计的架构在TSMC180 nm的工艺下最高频率为350 MHz，面积合计为68.1 kgate，能够实现对4∶2∶0格式7680×4320@30 f/s视频序列的实时编码，最高工作频率可以达到23.4 MHz。
在研究新一代高性能視頻編碼標準（HEVC）幀內預測中planar和DC模式預測算法的基礎上，分彆設計瞭高效VLSI架構，通過狀態機的自適應控製和模塊的複用來實現速度的提高和麵積的減少。針對planar模式，設計瞭一種基于狀態機自適應控製的寄存器纍加架構；針對DC模式，設計瞭一種基于算法的分割處理架構。實驗結果錶明，所設計的架構在TSMC180 nm的工藝下最高頻率為350 MHz，麵積閤計為68.1 kgate，能夠實現對4∶2∶0格式7680×4320@30 f/s視頻序列的實時編碼，最高工作頻率可以達到23.4 MHz。
재연구신일대고성능시빈편마표준（HEVC）정내예측중planar화DC모식예측산법적기출상，분별설계료고효VLSI가구，통과상태궤적자괄응공제화모괴적복용래실현속도적제고화면적적감소。침대planar모식，설계료일충기우상태궤자괄응공제적기존기루가가구；침대DC모식，설계료일충기우산법적분할처리가구。실험결과표명，소설계적가구재TSMC180 nm적공예하최고빈솔위350 MHz，면적합계위68.1 kgate，능구실현대4∶2∶0격식7680×4320@30 f/s시빈서렬적실시편마，최고공작빈솔가이체도23.4 MHz。
Efficient intra prediction VLSI architecture for HEVC based on the adaptive control of the state machine and the reuse of module is proposed in this paper to realize the increase of the speed and decrease of the area. An accumulation architecture of register is proposed for planar prediction mode and a partition handling architecture is proposed for DC pre-diction mode. The simulation result shows that the proposed VLSI architecture can achieve 350 MHz on TSMC 180 nm, the total area is 68.1 kgate. The speed of the real-time encoding application can achieve 23.4 MHz for SHDTV7680 × 4320@30 f/s.
