现代电子技术
現代電子技術
현대전자기술
MODERN ELECTRONICS TECHNIQUE
2015年
10期
103-106,110
,共5页
RB-NB转换器%并行前缀加法器%进位跳跃加法器%冗余二进制乘法器
RB-NB轉換器%併行前綴加法器%進位跳躍加法器%冗餘二進製乘法器
RB-NB전환기%병행전철가법기%진위도약가법기%용여이진제승법기
redundant binary multiplier%parallel prefix adder%carry-skip adder%redundant linary multiplier
冗余二进制（RB）加法的进位无关特性和规整的压缩结构，可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB?二进制数转换器三个关键模块构成。在此基于基?16 RB Booth编码结构提出了一种由进位跳跃加法器和并行前缀/进位选择混合加法器构成的冗余二进制?二进制数转换器。用Verilog HDL对该转换器进行描述，在Synopsys的VCS平台上进行仿真验证，在SMIC 45 nm的工艺下，通过Design Compiler 对转换器进行综合，比较普通的并行前缀/进位选择转换器，设计的64位转换器在延时、面积和功耗得到有效的改善。
冗餘二進製（RB）加法的進位無關特性和規整的壓縮結構，可以設計高速冗餘二進製乘法器。冗餘二進製乘法器由RB部分積產生、RB部分積壓縮樹和RB?二進製數轉換器三箇關鍵模塊構成。在此基于基?16 RB Booth編碼結構提齣瞭一種由進位跳躍加法器和併行前綴/進位選擇混閤加法器構成的冗餘二進製?二進製數轉換器。用Verilog HDL對該轉換器進行描述，在Synopsys的VCS平檯上進行倣真驗證，在SMIC 45 nm的工藝下，通過Design Compiler 對轉換器進行綜閤，比較普通的併行前綴/進位選擇轉換器，設計的64位轉換器在延時、麵積和功耗得到有效的改善。
용여이진제（RB）가법적진위무관특성화규정적압축결구，가이설계고속용여이진제승법기。용여이진제승법기유RB부분적산생、RB부분적압축수화RB?이진제수전환기삼개관건모괴구성。재차기우기?16 RB Booth편마결구제출료일충유진위도약가법기화병행전철/진위선택혼합가법기구성적용여이진제?이진제수전환기。용Verilog HDL대해전환기진행묘술，재Synopsys적VCS평태상진행방진험증，재SMIC 45 nm적공예하，통과Design Compiler 대전환기진행종합，비교보통적병행전철/진위선택전환기，설계적64위전환기재연시、면적화공모득도유효적개선。
In this paper,a new RB?NB (redundant binary?normal binary) converter is proposed based on radix?16 RB Booth encoding structure,in which a hybrid of carry?skip adder and parallel?prefix/carry?select adder is used. The converter is realized by Verilog HDL and simulated in the VCS platform. Synthesis results using Artisan SMIC 45 nm standard?cell show that the proposed RB?NB converter achieves significant improvement in delay,area and power consumption,compared with the nor?mal parallel?prefix/carry?select converter.
