电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2015年
7期
50-53
,共4页
惯组电源板%FPGA%电参数检测%NIOSⅡ软核
慣組電源闆%FPGA%電參數檢測%NIOSⅡ軟覈
관조전원판%FPGA%전삼수검측%NIOSⅡ연핵
INS power board%FPGA%electrical signal detection%NIOSⅡ soft core
传统的电参数测试系统多使用两种芯片共同完成工作,电路复杂而且精度不高,本文设计了一个惯组电源板综合检测系统.测试内容包括:七路直流电压;交流信号的电压,频率与相位;正弦波信号的频率,电压与失真度;方波信号的高低电平电压,频率与占空比.本系统利用FPGA(EP3C10E144C8)配合NIOSⅡ软核以及必要的外部电路完成设计,利用AD芯片及相关外部电路完成电压的测试,利用FFT运算对待测信号完成失真度的测试,利用测周法对待测信号进行计数,通过计数值计算出待测参数,完成频率,相位,占空比的测试,通过实验和仿真,实验结果表明本系统测试的参数能够达到要求的1％精度.解决了传统方法精度不高,电路复杂的问题.
傳統的電參數測試繫統多使用兩種芯片共同完成工作,電路複雜而且精度不高,本文設計瞭一箇慣組電源闆綜閤檢測繫統.測試內容包括:七路直流電壓;交流信號的電壓,頻率與相位;正絃波信號的頻率,電壓與失真度;方波信號的高低電平電壓,頻率與佔空比.本繫統利用FPGA(EP3C10E144C8)配閤NIOSⅡ軟覈以及必要的外部電路完成設計,利用AD芯片及相關外部電路完成電壓的測試,利用FFT運算對待測信號完成失真度的測試,利用測週法對待測信號進行計數,通過計數值計算齣待測參數,完成頻率,相位,佔空比的測試,通過實驗和倣真,實驗結果錶明本繫統測試的參數能夠達到要求的1％精度.解決瞭傳統方法精度不高,電路複雜的問題.
전통적전삼수측시계통다사용량충심편공동완성공작,전로복잡이차정도불고,본문설계료일개관조전원판종합검측계통.측시내용포괄:칠로직류전압;교류신호적전압,빈솔여상위;정현파신호적빈솔,전압여실진도;방파신호적고저전평전압,빈솔여점공비.본계통이용FPGA(EP3C10E144C8)배합NIOSⅡ연핵이급필요적외부전로완성설계,이용AD심편급상관외부전로완성전압적측시,이용FFT운산대대측신호완성실진도적측시,이용측주법대대측신호진행계수,통과계수치계산출대측삼수,완성빈솔,상위,점공비적측시,통과실험화방진,실험결과표명본계통측시적삼수능구체도요구적1％정도.해결료전통방법정도불고,전로복잡적문제.
