基于FPGA的IIC总线IP核设计
기우FPGA적IIC총선IP핵설계
Design of IP core for IIC bus controller based on FPGA
  • 万方数据
    测试科学与仪器 측시과학여의기
    JOURNAL OF MEASUREMENT SCIENCE AND INSTRUMENTATION
    2015年 1期 13-18 ,共6页

    黄晓敏%张志杰

    황효민%장지걸

    FPGA%IIC总线%IP核%测试系统 FPGA%IIC總線%IP覈%測試繫統
    FPGA%IIC총선%IP핵%측시계통
    field programmable gate array (FPGA)%IIC bus%intellectual property(IP) core%test system
    采用FSM在FPGA上设计了IIC总线控制器.系统上电后它可自动从AT24C02C芯片中读取数据;从上位机接收到新的数据后,它也可自动将其存储到AT24C02C中.该IIC总线控制器应用于冲击波超压测试系统中,可自动读取和保存重要工作参数.在实验室环境下,IP核仿真准确.通过分析爆炸场试验中获得的有效数据,可以看出该IP核具有很高的可靠性.
    채용FSM재FPGA상설계료IIC총선공제기.계통상전후타가자동종AT24C02C심편중독취수거;종상위궤접수도신적수거후,타야가자동장기존저도AT24C02C중.해IIC총선공제기응용우충격파초압측시계통중,가자동독취화보존중요공작삼수.재실험실배경하,IP핵방진준학.통과분석폭작장시험중획득적유효수거,가이간출해IP핵구유흔고적가고성.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문