基于FPGA的AXI4总线时序设计与实现
기우FPGA적AXI4총선시서설계여실현
Design and implementation of AXI 4 bus timing based on FPGA
  • 万方数据
    电子技术应用 전자기술응용
    APPLICATION OF ELECTRONIC TECHNIQUE
    2015年 6期 13-15,19 ,共4页

    马飞%刘琦%包斌

    마비%류기%포빈

    AXI4总线%时序控制%FPGA AXI4總線%時序控製%FPGA
    AXI4총선%시서공제%FPGA
    AXI 4 bus%timing control%FPGA
    针对AXI4总线设备之间的高速数据传输需求,根据AXI4总线协议,设计实现了一种基于FPGA的AXI4总线读写时序控制方法.以FPGA为核心,采用VHDL语言,完成了满足AXI4总线协议的读猝发方式数据传输和写猝发方式数据传输时序控制模块的设计.利用FPGA内部嵌入式系统提供的高性能数据传输接口完成AXI4时序控制模块的功能验证.实际应用表明,依据提出的设计方法实现的读写时序控制模块能够满足AXI4总线协议规定的时序关系,实现数据的高速正确传输,总线数据传输速率能够达到1.09 GB/s.
    침대AXI4총선설비지간적고속수거전수수구,근거AXI4총선협의,설계실현료일충기우FPGA적AXI4총선독사시서공제방법.이FPGA위핵심,채용VHDL어언,완성료만족AXI4총선협의적독졸발방식수거전수화사졸발방식수거전수시서공제모괴적설계.이용FPGA내부감입식계통제공적고성능수거전수접구완성AXI4시서공제모괴적공능험증.실제응용표명,의거제출적설계방법실현적독사시서공제모괴능구만족AXI4총선협의규정적시서관계,실현수거적고속정학전수,총선수거전수속솔능구체도1.09 GB/s.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문