计算机技术与发展
計算機技術與髮展
계산궤기술여발전
COMPUTER TECHNOLOGY AND DEVELOPMENT
2015年
6期
84-86,91
,共4页
占空比调整%大范围%高精度%高速
佔空比調整%大範圍%高精度%高速
점공비조정%대범위%고정도%고속
duty cycle correction%large range%high precision%high speed
文中提出一种适用于高速电路系统的大范围、高精度占空比调整电路。该电路能够自动调整输入时钟的占空比,使其达到50%左右的理想值。基于对占空比畸变原理的分析,文中提出的占空比调整电路采用模拟负反馈的方法,能够在0.4-4 GHz频率范围内实现20%-80%的大范围占空比调整,调整误差小于0.42%。电路采用65 nm CMOS工艺设计实现,面积仅为30μm×95μm,功耗仅1.42 mW。相较其他类型电路,该电路结构简单、性能优异、功耗低、面积小、易于集成,能够广泛应用于对占空比要求苛刻的电路系统中。
文中提齣一種適用于高速電路繫統的大範圍、高精度佔空比調整電路。該電路能夠自動調整輸入時鐘的佔空比,使其達到50%左右的理想值。基于對佔空比畸變原理的分析,文中提齣的佔空比調整電路採用模擬負反饋的方法,能夠在0.4-4 GHz頻率範圍內實現20%-80%的大範圍佔空比調整,調整誤差小于0.42%。電路採用65 nm CMOS工藝設計實現,麵積僅為30μm×95μm,功耗僅1.42 mW。相較其他類型電路,該電路結構簡單、性能優異、功耗低、麵積小、易于集成,能夠廣汎應用于對佔空比要求苛刻的電路繫統中。
문중제출일충괄용우고속전로계통적대범위、고정도점공비조정전로。해전로능구자동조정수입시종적점공비,사기체도50%좌우적이상치。기우대점공비기변원리적분석,문중제출적점공비조정전로채용모의부반궤적방법,능구재0.4-4 GHz빈솔범위내실현20%-80%적대범위점공비조정,조정오차소우0.42%。전로채용65 nm CMOS공예설계실현,면적부위30μm×95μm,공모부1.42 mW。상교기타류형전로,해전로결구간단、성능우이、공모저、면적소、역우집성,능구엄범응용우대점공비요구가각적전로계통중。
A large range high precision Duty Cycle Correction ( DCC) circuit for high speed circuit system is presented. The circuit can automatically adjust the clock duty cycle to the ideal value about 50%. Based on a comprehensive analysis of the principle of the Duty Cycle Distortion (DCD),adopt an analog feedback method to achieve 20%-80% large range duty cycle correction from 0. 4 to 4 GHz, while the error is less than 0. 42%. The circuit is designed in 65 nm CMOS technology,which occupies only 30 μm×95 μm and con-sumes 1. 42 mA. The circuit has the advantages of simple architecture,excellent performance,low power,small area,and easy to in-tegrate,which can be widely applied into the circuit system with DCC requirements.
